注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. activeHDL7.2 lisence

  2. license-------------------- # # Generator build: 2.0.7.716 # License number: 90801373651 # Configuration: AEDU(1) # Generated: 8/1/2009 # Expires: 8/1/2010 # # # Features present in the license(number of features[,version]) # Active-HDL Student Edit

  3. 所属分类：其它

    • 发布日期：2009-08-02
    • 文件大小：1kb
    • 提供者：huijielilhj

  1. hdl程序的设计：7段译码器

  2. hdl程序的设计：7段译码器----------------------------------------------------------------------------------- // DEscr iptION : BIN to seven segments converter // segment encoding // a // +---+ // f | | b // +---+ <- g // e | | c // +---+ // d // Enable (EN)

  3. 所属分类：C

    • 发布日期：2009-12-07
    • 文件大小：2kb
    • 提供者：wenting_wei

  1. degital electronics

  2. Preface xxi 1 Number Systems 1 1.1 Analogue Versus Digital 1 1.2 Introduction to Number Systems 2 1.3 Decimal Number System 2 1.4 Binary Number System 3 1.4.1 Advantages 3 1.5 Octal Number System 4 1.6 Hexadecimal Number System 4 1.7 Number Systems

  3. 所属分类：Access

    • 发布日期：2010-02-03
    • 文件大小：9mb
    • 提供者：mickeyliqy

  1. Active HDL 6_1使用介绍

  2. 工具的使用说明,帮助用这个软件的同事入门

  3. 所属分类：专业指导

    • 发布日期：2010-07-17
    • 文件大小：12kb
    • 提供者：zzzz19710123

  1. activeHDL快速入门

  2. Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境。它由设计工具，VHDl&Verilog编译器，单仿真内核，调试工具，图形仿真和资源、库等管理工具，可让用户运行仿真，综合，实现，以及第三方工具。

  3. 所属分类：其它

    • 发布日期：2011-05-03
    • 文件大小：959kb
    • 提供者：wangyi654321_

  1. questasim 6.3c crack

  2. Questasim 是将替代modelsim的仿真工具，不同于Active HDL，其可以用于大型工程

  3. 所属分类：硬件开发

    • 发布日期：2011-08-25
    • 文件大小：860kb
    • 提供者：aurorasite

  1. activeHDL快速入门

  2. active HDL快速入门 学习active HDL不可多得的好材料哦

  3. 所属分类：其它

    • 发布日期：2012-11-02
    • 文件大小：959kb
    • 提供者：zzl593600790

  1. Active-HDL使用教程——仿真篇

  2. Active-HDL使用教程——仿真篇

  3. 所属分类：其它

    • 发布日期：2012-12-09
    • 文件大小：51kb
    • 提供者：coolfootball

  1. Lattice ispLEVER integration with Aldec Active.doc

  2. Lattice ispLEVER integration with Aldec Active.doc很好的图文教程，教你如何在ISPLEVER中使用ACTIVE HDL来仿真

  3. 所属分类：嵌入式

    • 发布日期：2008-08-31
    • 文件大小：380kb
    • 提供者：qian15

  1. aldec_tutorial

  2. Aldec Active-HDL Tutorial 简单的工程建立 仿真 适合初学者

  3. 所属分类：硬件开发

    • 发布日期：2013-05-28
    • 文件大小：667kb
    • 提供者：wangyi654321_

  1. Active-HDL_practical_guide

  2. 高级进阶教程 讲的很详细 包括与xilinx ise等软件的配合时使用

  3. 所属分类：硬件开发

    • 发布日期：2013-05-28
    • 文件大小：641kb
    • 提供者：wangyi654321_

  1. Active-HDL官方教程（英文版）

  2. ACtive HDL 是一款很不错的仿真工具，界面十分友好，很像vc。 网上流传很广的那个vhdl和verilog的英文动画教程就是他们做的。 这是我从网站上辛苦下载的最新的教程。图文并茂，大家不妨看看

  3. 所属分类：硬件开发

    • 发布日期：2013-06-05
    • 文件大小：14mb
    • 提供者：houguofu098

  1. aldec active HDL 培训资料文档和例子1

  2. aldec active HDL 培训资料文档和例子，aldec active HDL 一个类似于modelsim的仿真工具，其在生成和查看状态机图，代码含概率，波形比较独具特色，可以和ISE等FPGA等工具无缝的连接。资料较大这个是第一部分，总共两个部分。

  3. 所属分类：软件测试

    • 发布日期：2013-08-25
    • 文件大小：26mb
    • 提供者：wen06990234

  1. aldec active HDL 培训全套资料文档和例子2

  2. aldec active HDL 培训全套资料文档和例子，aldec active HDL 一个类似于modelsim的仿真工具，其在生成和查看状态机图，代码含概率，波形比较独具特色，可以和ISE等FPGA等工具无缝的连接。

  3. 所属分类：软件测试

    • 发布日期：2013-08-25
    • 文件大小：22mb
    • 提供者：wen06990234

  1. dhyCPU.zip

  2. 刚完成的一项课程项目。基于电路图实现的简单8位CPU，指令集为机器码描述，共支持11条指令；4个instruction cycle，分别为fetch,decode, execute, increment。仿真平台为Active HDL。适合CPU入门学习。如有需要可提供设计模块图和项目报告。

  3. 所属分类：嵌入式

    • 发布日期：2020-04-26
    • 文件大小：3mb
    • 提供者：Kristy_Deng

  1. Active-HDL_10.1_crack.rar

  2. Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境。它由设计工具，VHDl&Verilog;编译器，单仿真内核，调试工具，图形仿真和资源、库等管理工具，可让用户运行仿真，综合，实现，以及第三方工具。

  3. 所属分类：硬件开发

    • 发布日期：2019-08-09
    • 文件大小：863kb
    • 提供者：weixin_41599896

  1. 基于FPGA的1553B总线接口设计与验证

  2. 为降低成本，提高设计灵活性，提出一种基于FPGA的1553B总线接口方案；采用自顶向下的设计方法，在分析1553B总线接口工作原理和响应流程的基础上，完成了接口方案各FPGA功能模块设计；对关键模块编写VHDL代码，并采用Active⁃HDL软件进行了仿真；以Virtex⁃5 FPGA 开发板和PC机为验证平台，在FPGA中分别模拟BC与RT，在PC机指令下进行了BC与RT功能模块间的收发测试，结果表明系统能在协议规定的1 MHz数据率下稳定运行；同时，为提升接口性能，采用光纤代替传统电缆传输介

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：104kb
    • 提供者：weixin_38675967

  1. EDA/PLD中的数字电路设计EDA工具

  2. 分类 产品名 制造商 VHDL/Verilog-HDL Simulator（仿真工具） Active-HDL 美国Aldec公司 VHDL/Verilog-HDL Simulator（仿真工具），图形输入工具 ModelSim/Renoir 美国Mentor Graphics公司 VHDLSimulator（仿真工具） MyVHDL Station 美国MyCAD公司 Cycle Base・Simulator（仿真工具）（Verilog-HDL） TauSim

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：30kb
    • 提供者：weixin_38502762

  1. 5分频的摸块用Active HDL如何设计？

  2. module div_5 (clk_in, clk_out, reset);input clk_in, reset;output clk_out; reg[2:0] gare; reg clk_out;initialbegingare = 4; clk_out = 0;endalways (clk_in)begin if(!reset) clk_out = 0;elseif (gare == 0) beginclk_out = ~clk_out;gare = 4;endelse gare =

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：15kb
    • 提供者：weixin_38678300

  1. active hdl与Foundation

  2. active hdl与Foundation 请问，在Foundation里怎么将active hdl设为默认的simulator?(Foundion默认的是modelsim，在Foundaion的edit->preference->partner tools里不能将active设为仿真工具：file names are not supported)。1. 打开Project Navigator.2. 从Edit Menu中打开Preferences对话框.3. 选择Partner,

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：44kb
    • 提供者：weixin_38656662
« 12 »