注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计流程指南

  2. (12页)本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是：在于规范整个设计流程，实现开发的合理性、一致性、高效性。形成风格良好和完整的文档。实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。便于新员工快速掌握本部门FPGA的设计流程。由于目前所用到的FPGA器件以Altera的为主，所以下面的 例子也以Altera为例，工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Qu

  3. 所属分类：硬件开发

    • 发布日期：2007-08-09
    • 文件大小：130kb
    • 提供者：rotee

  1. 基于FPGA的LCD驱动程序设计

  2. 基于FPGA的LCD驱动程序设计 基于FPGA的LCD驱动程序设计 基于FPGA的LCD驱动程序设计

  3. 所属分类：硬件开发

    • 发布日期：2009-07-29
    • 文件大小：309kb
    • 提供者：simon1206

  1. 基于FPGA／MCU多功能信号发生器的设计与实现

  2. 针对采用直接数字式频率合成(DDS)芯片无法直接产生多种信号波形的情况．提出基于现场可编程门阵列 (FPGA)和高速微处理器(MCU)构建DDS技术，实现多功能高精度信号发生器的设计方案。发生器主要由基 于FPGA的DDS电路、MCU控制、DAC、增益可控放大器(VGA)、功率放大(PA)、低通滤波器(LPF)、人机接口、 系统时钟及电源等电路组成。MCU选用C8051F020芯片．它主要负责与外界的接口及系统控制。多功能信号 发生器软件设计采用9uartusⅡ和Keiltxv3开发软件．用V

  3. 所属分类：硬件开发

    • 发布日期：2010-05-25
    • 文件大小：434kb
    • 提供者：liuduancheng

  1. 基于FPGA的数字时钟设计

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中

  3. 所属分类：C

    • 发布日期：2010-06-16
    • 文件大小：1mb
    • 提供者：mavellous1986

  1. MCU-FPGA硬件工程师培训手册

  2. 产品硬件项目的开发，首先是要明确硬件总体需求情况，如CPU 处理能力、存储容量及速度，I/O 端口的分配、接口要求、电平要求、特殊电路（厚膜等）要求等等。其次，根据需求分析制定硬件总体方案，寻求关键器件及电咱的技术资料、技术途径、技术支持，要比较充分地考虑技术可能性、可靠性以及成本控制，并对开发调试工具提出明确的要求。关键器件索取样品。第三、总体方案确定后，作硬件和单板软件的详细设计，包括绘制硬件原理图、单板软件功能框图及编码、PCB 布线，同时完成开发物料清单、新器件编码申请、物料申领。第四

  3. 所属分类：硬件开发

    • 发布日期：2010-07-02
    • 文件大小：1mb
    • 提供者：gzhengyu

  1. 大学生学习ARM和FPGA的几点建议（转自周立功blog）

  2. 对于初学者来说，要学的知识点很多，到底从哪里下手，人们常常感到非常迷茫。大一学生先从C语言开始入门，在大一阶段由于对计算机还非常陌生，因此不可能写出一个具有完整图形界面的软件，重点以“与硬件无关的计算方法、数据结构”为基础学习C语言，至少练习编写一万行C代码，否则不会找到编程的感觉，也体会不到编程乐趣.

  3. 所属分类：C

    • 发布日期：2010-07-23
    • 文件大小：32kb
    • 提供者：djf5688

  1. 函数信号发生器的设计1、熟悉ISE 软件的设计流程； 2、熟悉D/A转换器的工作原理； 3、熟悉D/A转换器AD558 的工作原理； 4、学习产生不同波形的方法； 15.2

  2. 1、掌握ISE 软件的设计流程； 2、使用C语言产生正弦查找表的系数； 3、使用VHDL语言设计一个正弦波函数发生模块； 4、使用VHDL语言设计一个方波函数发生模块； 5、使用VHDL语言设计一个三角波的函数发生器； 6、下载设计到FPGA芯片中，并通过示波器观察产

  3. 所属分类：C

    • 发布日期：2010-08-08
    • 文件大小：46kb
    • 提供者：SHUAISS

  1. FPGA设计指南器件、工具和流程（英文原版）

  2. 本书是英文原版哦 本书用简洁的语言向读者展示了什么是FPGA、FPGA如何工作、如何对FPGA编程以及FPGA设计中遇到的各种概念、器件和工具，如传统的基于HDL/RTL的仿真和逻辑综合、最新的纯C/C++设计捕获和综合技术以及基于DSP的设计流程。另外，本书还涉及大量丰富的、工程师所需的技术细节。 　　本书适用于使用FPGA进行设计的工程师、进行嵌入式应用任务开发的软件工程师以及高等院校电气工程专业的师生。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-24
    • 文件大小：4mb
    • 提供者：oiloilpig

  1. FPGA设计指南：器件、工具和流程 中文版

  2. 本书用简洁的语言向读者展示了什么是FPGA、FPGA如何工作、如何对FPGA编程以及FPGA设计中遇到的各种概念、器件和工具，如传统的基于HDL/RTL的仿真和逻辑综合、最新的纯C/C++设计捕获和综合技术以及基于DSP的设计流程。另外，本书还涉及大量丰富的、工程师所需的技术细节。 　　本书适用于使用FPGA进行设计的工程师、进行嵌入式应用任务开发的软件工程师以及高等院校电气工程专业的师生。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-24
    • 文件大小：20mb
    • 提供者：oiloilpig

  1. 嵌入式处理器原理及应用――Nios系统设计和C语言编程

  2. 嵌入式系统是嵌入到对象体系中的专用计算机系统，包括硬件和软件两大部分。硬件包括处理器、存储器、输入输出接口和外部设备等，软件包括系统软件和应用软件，嵌入式系统的系统软件和应用软件紧密结合。 嵌入式处理器是嵌入式系统的核心，有硬核和软核之分。常用的嵌入式处理器硬核有ARM、MIPS、PowerPC、Intel x86和Motorola 68000等；Altera公司开发的Nios是16/32位嵌入式处理器软核。和硬核相比，软核的使用灵活方便。 Nios嵌入式处理器是可配置的通用RISC处理器，可

  3. 所属分类：硬件开发

    • 发布日期：2011-03-01
    • 文件大小：301kb
    • 提供者：luno1

  1. 使用C语言开发FPGA

  2. 介绍怎样使用C语言开发FPGA，感兴趣的可以看看。

  3. 所属分类：硬件开发

    • 发布日期：2011-11-29
    • 文件大小：404kb
    • 提供者：xm1076709179

  1. FPGA设计指南：器件、工具和流程

  2. 本书用简洁的语言向读者展示了什么是FPGA、FPGA如何工作、如何对FPGA编程以及FPGA设计中遇到的各种概念、器件和工具，如传统的基于HDL/RTL的仿真和逻辑综合、最新的纯C/C++设计捕获和综合技术以及基于DSP的设计流程。另外，本书还涉及大量丰富的、工程师所需的技术细节。

  3. 所属分类：硬件开发

    • 发布日期：2012-03-29
    • 文件大小：20mb
    • 提供者：iceseer

  1. 毕业设计基于FPGA等精度频率计（8051 IP核）

  2. 毕业设计基于FPGA等精度频率计（8051 IP核），包括VHDL代码和C语言代码，LCD1602显示频率、相位、脉宽，完全开源。

  3. 所属分类：硬件开发

    • 发布日期：2012-07-16
    • 文件大小：14mb
    • 提供者：abab8780000

  1. JPEG2000核心编码C语言实现及图像验证系统设计

  2. 硕士论文 JPEG2000 是由ISO/ITU-T 制定的新一代的静止图像压缩标准。与JPEG 不同，JPEG2000 基于离 散小波变换，采用嵌入式编码技术(EBCOT)，生成的码流有较强的截断和优化功能，压缩效果优于 JPEG，因而成为当前静止图像编码领域研究的热点。 本文首先介绍了JPEG2000图像编码标准，阐述了JPEG2000标准的优越性，对JPEG2000标准中 第一部分的核心编码系统进行了分析，并完成了核心编码系统中小波变换、位平面编码及算术编码 的C语言程序。 为了对JPEG

  3. 所属分类：C

    • 发布日期：2013-07-19
    • 文件大小：2mb
    • 提供者：thinkpadw700ds

  1. 基于FPGA的CCD成像系统设计

  2. 为了实现系统的便携化，课题采用区别于传统专用集成电路（Appication Specific Intergrated Circuit ASIC）架构，基于可编程逻辑器件（Filed Programmable Gate Array FPGA）的架构方案。FPGA作为整个系统的逻辑控制中心，生成CCD驱动信号及其模拟输出信号的采样同步信号，借助其特有的软核处理器技术，搭建32位指令集、数据总线和地址空间的NIOS II（Altera公司的软核处理器）系统，通过简单的C语言程序控制图像数据高速缓存、

  3. 所属分类：硬件开发

    • 发布日期：2013-07-20
    • 文件大小：6mb
    • 提供者：lostbooker

  1. Verilog HDL硬件描述语言入门

  2. 非常经典！学习verilog的必备！Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外， Verilog HDL语言提供了编程

  3. 所属分类：讲义

    • 发布日期：2015-01-16
    • 文件大小：4mb
    • 提供者：sixhaveone

  1. C语言处理fft2，亲测Xilinx中的SDK可用

  2. 采用c语言编写的二维傅里叶变换，对想要采用硬件Fpga实现的同学有一定的参考价值，目前在xilinx开发板上实现sdk处理fft2，效果还不错

  3. 所属分类：C

    • 发布日期：2018-03-15
    • 文件大小：169kb
    • 提供者：felix1994

  1. FPGA应用开发入门与典型实例_源代码

  2. FPGA应用开发入门与典型实例 ，其中具体包括 高速PCI信号采集卡设计与实现、 FPGA片上硬件乘法器的使用等

  3. 所属分类：C

    • 发布日期：2018-04-25
    • 文件大小：53mb
    • 提供者：qq_41622039

  1. HLS：C语言转换FPGA教程（ug871）

  2. ug871-vivado-high-level-synthesis-tutorial： Vivado HLS软件用于将C、C++ 转换为RTL级代码（Verilog等），该过程被称之为HLS 高层次综合。方便软件开发成员进行硬件设计，该文件是Xilinx提供的，用于学习HLS使用的指导文档的完整版。

  3. 所属分类：硬件开发

    • 发布日期：2018-06-20
    • 文件大小：10mb
    • 提供者：qq_28930243

  1. FPGA课程设计任务书-数字电子钟设计 .doc

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中,

  3. 所属分类：专业指导

    • 发布日期：2020-05-17
    • 文件大小：1mb
    • 提供者：shaxiaoziii
« 12 3 4 5 »