注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. CMOS电路ESD保护结构版图设计

  2. 毕业论文指导CMOS电路ESD保护结构版图设计

  3. 所属分类：专业指导

    • 发布日期：2013-02-23
    • 文件大小：671kb
    • 提供者：wz980060717

  1. CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。（作者: 张伟 唐拓）

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：91kb
    • 提供者：weixin_38592332

  1. CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：105kb
    • 提供者：weixin_38705873

  1. 技术解析：CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：106kb
    • 提供者：weixin_38675232

  1. 模拟技术中的CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。     1 引言     静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：97kb
    • 提供者：weixin_38520258

  1. CMOS电路ESD保护结构设计

  2. 静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：101kb
    • 提供者：weixin_38548717

  1. CMOS电路ESD保护结构设计

  2. 摘　要:静电放电是CMOS电路中最为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。 　　1　引　言 　　静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展， CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小，而

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：100kb
    • 提供者：weixin_38641366

  1. CMOS电路中ESD保护结构的设计原理与要求

  2. ESD(静电放电)是CMOS电路中为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。     1 引言     静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：125kb
    • 提供者：weixin_38607784

  1. CMOS电路的ESD保护结构设计

  2. ESD(静电放电)是CMOS电路中为严重的失效机理之一，严重的会造成电路自我烧毁。论述了CMOS集成电路ESD保护的必要性，研究了在CMOS电路中ESD保护结构的设计原理，分析了该结构对版图的相关要求，重点讨论了在I/O电路中ESD保护结构的设计要求。 1 引言      静电放电会给电子器件带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小，而外

  3. 所属分类：其它

    • 发布日期：2021-01-12
    • 文件大小：100kb
    • 提供者：weixin_38672812