您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. MIPS_R4000_Microprocessor_Users_Manual.pdf

  2. MIPS r4000 用户手册。 This book describes the MIPS R4000 and R4400 family of RISC microprocessors (also referred to in this book as processor). Overview of the Contents Chapter 1 is a discussion (including the historical context) of RISC development in g
  3. 所属分类:专业指导

    • 发布日期:2009-09-19
    • 文件大小:1mb
    • 提供者:lanyi16
  1. 嵌入式系统试卷及答案

  2. 包括单选题,简答题,实验题。不是很难。 一.单项选择题(2 × 20): 1 下面不属于Xscale微架构处理器的主要特征有:( ) A. 采用了7级超级流水线、动态跳转预测和转移目标缓冲器BTB技术(Branch Target Buffer)。 B. 支持多媒体处理技术、新增乘/累加器MAC、40位累加器、兼容ARM V5TE指令和特定DSP型协处理器CP0。 C. 采用了32KB的指令Cache。 D. 采用了64KB的数据Cache。
  3. 所属分类:硬件开发

    • 发布日期:2010-11-18
    • 文件大小:76kb
    • 提供者:supperrabbit
  1. MIPS指令集

  2. MIPS常用指令集与解释 MIPS指令可以分成以下各类: 空操作no-op; 寄存器/寄存器传输:用得很广,包括条件传输在内; 常数加载:作为数值和地址的整型立即数; 算术/逻辑指令; 整数乘法、除法和求余数; 整数乘加; 加载和存储; 跳转、子程序调用和分支; 断点和自陷; CP0功能:CPU控制指令
  3. 所属分类:专业指导

    • 发布日期:2014-05-23
    • 文件大小:113kb
    • 提供者:ozuoshang12
  1. MIPS指令集

  2. 空操作no-op; 寄存器/寄存器传输:用得很广,包括条件传输在内; 常数加载:作为数值和地址的整型立即数; 算术/逻辑指令; 整数乘法、除法和求余数; 整数乘加; 加载和存储; 跳转、子程序调用和分支; 断点和自陷; CP0功能:CPU控制指令 浮点;
  3. 所属分类:专业指导

    • 发布日期:2014-09-05
    • 文件大小:155kb
    • 提供者:zengqianghan
  1. LCD5110STM32程序

  2. LCD5110STM32程序 #ifndef __LCD5110_H__ #define __LCD5110_H__ #include "GPIO.h" #define sclk PDout(0)//时钟 #define sdin PDout(1) //数据 #define dc PDout(2)//1写数据,0写指令 #define sce PDout(3)//片选 #define res PDout(4)//复位,0复位 #define test PDout(5)//复位,0复位 #def
  3. 所属分类:C

    • 发布日期:2015-11-02
    • 文件大小:9kb
    • 提供者:u013256713
  1. CD4060中文资料

  2. 4 位二进制串行计数器。所有的计数器为主从触发器。计数器在时钟下降沿进行计数, CR 为高 电平时,对计数器进行清零。由于在时钟输入端使用斯密特触发器,对脉冲上升和下降时间无限制,所有 输入和输出均经过缓冲。 CD4040 是 12 位二进制串行计数器,所有计数器位为主从触发器。计数器在时钟 下降 沿进行计数, CR 为高电平时,对计数器进行清零。由于在时钟输入端使用斯密特触发器,对脉冲上 升和下降时间无限制。所有输入和输出均经过缓冲。 CD4060 由一振荡器和 14 级二进制串行计数器位组
  3. 所属分类:嵌入式

    • 发布日期:2017-10-09
    • 文件大小:544kb
    • 提供者:maxzgy
  1. CD4060技术手册

  2. CD4060是由一振荡器和14位二进制串行计数器位组成,振荡器的结构可以是RC或晶振电路,CR为高电平时,计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间限制。
  3. 所属分类:硬件开发

    • 发布日期:2018-09-30
    • 文件大小:85kb
    • 提供者:qq_43304530
  1. 高速铁路测量资料

  2. 高速铁路测量技术摘要,包括CP0,CP1,CP2,CP3测量技术
  3. 所属分类:教育

    • 发布日期:2018-10-11
    • 文件大小:819kb
    • 提供者:gpjsg1
  1. MIPS32特权指令手册V6.02

  2. MIPS32PRA AFP,MIPS32特权指令手册V6.02, 于2018年10月27号更新的当前最新版。
  3. 所属分类:其它

    • 发布日期:2018-10-27
    • 文件大小:2mb
    • 提供者:dbitc
  1. MIPS32® 74KTM Processor Core Family Software User’s Manual

  2. Chapter 1: Introduction to the MIPS32® 74KTM Core Family ............................................................ 23 1.1: 74KTM Core Features........................................................................................................
  3. 所属分类:C

    • 发布日期:2018-11-19
    • 文件大小:3mb
    • 提供者:ninikou
  1. 54条指令多周期CPU

  2. 采用多周期方式实现了MIPS的54条指令,包含CP0,具体指令参见压缩包中的PDF文件。配有54条指令仿真测试的coe文件以及每一条指令单独测试文件和测试结果,在Vivado2016和Modelsim上验证通过。同时配有数据输入输出关系表,控制信号变化关系表,多周期状态转移图以及总数据通路。
  3. 所属分类:硬件开发

    • 发布日期:2018-12-08
    • 文件大小:1mb
    • 提供者:qq_37089026
  1. GPS在建立高速铁路控制网中的应用

  2. 为了有效地满足高速铁路轨道的高平顺性、高精度以及高速行车安全的要求,利用GPS先进技术进行高铁CP0、CPI、CPII控制网的布设、观测及数据处理,首先对传统铁路测量方法和高速铁路测量方法进行了比较,之后提出了高铁CP0、CPI、CPII控制网的观测方法及TGO数据处理方法.研究结果表明:该方法满足了线上工程可靠性强、精度高的技术要求.该方法为一种全新的测量方法及作业理念,必将对高速铁路工程测量相关规范的制定和高速铁路控制网建立的自动化、信息化起到重要作用.
  3. 所属分类:其它

    • 发布日期:2020-05-18
    • 文件大小:297kb
    • 提供者:weixin_38689027
  1. 再谈USB3.0-测试关键技术.pdf

  2. 笔者这篇文章将总结 USB3.0 的测试方案,归纳 USB3.0 发射并重点介绍接收测试的一些关键技术和原理,比如 USB 3.0 的一致性通道、抖动传递函数、接收端的均衡技术、接收端抖动一致性和容忍度测试的原理、如何进入环回、如何进行 SER(误符号率)测试、以及一些实际测试中的常见问题,与读者分享。致性通道(comp| iance channels) 为了更好的模拟实际的USB3.0拓扑,及反映真实最极端情况下USB3.0的电 气性能,规范根据典型的走线长度和最长的电缆长度,定义了几种不同的
  3. 所属分类:硬件开发

    • 发布日期:2019-10-07
    • 文件大小:1mb
    • 提供者:lb522403323
  1. 32位嵌入式CPU中系统控制协处理器的设计与实现

  2. IPS体系结构中的系统控制协处理器简称CP0,它提供指令正常执行所需的环境,进行异常/中断处理、高速缓存填充、虚实地址转换、操作模式转换等操作。单从硬件的角度而言,系统控制协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。
  3. 所属分类:其它

    • 发布日期:2020-07-26
    • 文件大小:105kb
    • 提供者:weixin_38665814
  1. 32位嵌入式CPU中系统控制协处理器的设计

  2. MIPS体系结构中的系统控制协处理器简称CP0,它提供指令正常执行所需的环境,进行异常/中断处理、高速缓存填充、虚实地址转换、操作模式转换等操作。单从硬件的角度而言,系统控制协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。
  3. 所属分类:其它

    • 发布日期:2020-08-14
    • 文件大小:131kb
    • 提供者:weixin_38682406
  1. 嵌入式系统/ARM技术中的32位嵌入式CPU中系统控制协处理器的设计与实现

  2. IPS体系结构中的系统控制协处理器简称CP0,它提供指令正常执行所需的环境,进行异常/中断处理、高速缓存填充、虚实地址转换、操作模式转换等操作。单从硬件的角度而言,系统控制协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。   异常处理   CPU运行过程中常常需要中断正常执行的指令流程,跳转去执行某段特殊的指令段,接着再恢复原来的指令序列。MIPS体系结构中称这样的过程为异常(Exception)。所有的异常都采用统一的机制处理。   对于异常情况,需要采取以下3方面的措施:
  3. 所属分类:其它

    • 发布日期:2020-12-06
    • 文件大小:122kb
    • 提供者:weixin_38597990
  1. 嵌入式系统/ARM技术中的32位嵌入式CPU中系统控制协处理器的设计

  2. 摘  要:系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态,负责异常/中断处理,提供指令正常执行所需的环境。本文论述了一个实现MIPS 4Kc指令集CPU中系统控制协处理器的设计,包括对特权寄存器写操作的实现,精确异常处理机制和全定制后端物理设计。关键词:系统控制协处理器;精确异常处理;流水线;全定制     MIPS体系结构中的系统控制协处理器简称CP0,它提供指令正常执行所需的环境,进行异常/中断处理、高速缓存填充
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:123kb
    • 提供者:weixin_38605590
  1. 编码-源码

  2. 日常练习 不积跬步无以至千里 时间表 日期 算法 密码战 cp 谷歌 密码 说 更多 15-01-21 18-01-21 队列 cp0 python unittest
  3. 所属分类:其它

    • 发布日期:2021-02-09
    • 文件大小:37kb
    • 提供者:weixin_42121412