注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA的基本原理及應用

  2. 简单介绍了 FPGA器件的发展及基本结构、设计方法 ,并以 PWM 电路的 FPGA实现为例 ,说明了 FPGA在电 力系统中的应用前景

  3. 所属分类：硬件开发

    • 发布日期：2009-08-06
    • 文件大小：249kb
    • 提供者：ehaue

  1. 基于CPLD的数字跑表课程设计

  2. EDA（Electronic Design Automation）电子设计自动化技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用既定描述语言和EDA软件来完成对系统硬件功能的实现。不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，它应

  3. 所属分类：硬件开发

    • 发布日期：2011-06-24
    • 文件大小：569kb
    • 提供者：StFredbird

  1. VHDL & Verilog HDL 简明教程

  2. 我们了解一下什么是硬件描述语言以及数字系统设计中的一些基本概念。在 设计中，FPGA、CPLD 等可编程器件得到了越来越多的应用，其一是因为这些器件可以在其 中实现许多分立元器件实现的功能，这样就缩小了电路板的面积；其二，这些器件的可编程 使得设计可以随时变更，而不需要重新布线制板。当我们的设计验证通过之后，如果需要大 批量生产时候，我们可以把可编程器件中的设计交给半导体厂商进行流片，这样可以大大降 低生产成本，如果设计的芯片有较好的通用性，我们还可以去出售自己设计的芯片了。EDA （Elec

  3. 所属分类：嵌入式

    • 发布日期：2011-08-10
    • 文件大小：270kb
    • 提供者：yiweiguo

  1. 《从零开始学CPLD和Verilog HDL编程技术》源码

  2. 包括有本书第3章、第6章、第8章、第9章的实验源程序，在附赠光盘的实验源程序文件夹内。

  3. 所属分类：硬件开发

    • 发布日期：2011-08-27
    • 文件大小：2mb
    • 提供者：xktxylyr

  1. 基于FPGA/CPLD的占空比为1:n的n分频

  2. 摘 　 要:CPLD和 FPGA 都是可编程逻辑器件 ,利用他们进行数字系统设计具有设计开发周期短、 设计制造成本低、 开发 工具先进、 标准产品无需测试、 质量稳定以及实时在线检验等优点。Verilog HDL 是目前应用最为广泛的硬件描述语言之 一 ,可以用来进行各种层次的逻辑设计 ,也可以进行数字系统的逻辑综合、 仿真验证和时序分析。简要介绍了 CPLD/ FPGA 器件的特点和应用范围 ,并以占空比为 1 ∶5 的 5 分频器的设计为例 ,介绍了在 Max + Plus II开发软件下

  3. 所属分类：专业指导

    • 发布日期：2011-09-01
    • 文件大小：324kb
    • 提供者：slmzxcvbnm

  1. CPLD和Verilog.HDL编程技术

  2. CPLD和Verilog.HDL编程技术

  3. 所属分类：嵌入式

    • 发布日期：2011-12-30
    • 文件大小：32mb
    • 提供者：xxpqcshy

  1. 基于CPLD和单片机的脉冲计数器设计与实现

  2. 介绍了一种CPLD+STC89LE52脉 冲计数器的设计方案并加以实现。该脉冲计数器具有CPLD高速、稳定的特性又具备单片机控制灵活方便, 易于编程实现 交互性等特点, 克服了用纯硬件电路实现可靠性低、延时大以及CPLD+HDL编程实现交互性困难等缺陷,经过实际电路测 试, 该系统性能达到了设计要求。

  3. 所属分类：硬件开发

    • 发布日期：2013-04-05
    • 文件大小：272kb
    • 提供者：lxm920714

  1. 从零开始学CPLD和Verilog HDL编程技术

  2. 从零开始学CPLD和Verilog HDL编程技术

  3. 所属分类：硬件开发

    • 发布日期：2014-07-19
    • 文件大小：33mb
    • 提供者：baiyanxiang2008

  1. 基于AD7892SQ和CPLD的数据采集系统的设计

  2. 本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：228kb
    • 提供者：weixin_38650842

  1. 基于AD7892SQ和CPLD的数据采集系统

  2. 本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。

  3. 所属分类：其它

    • 发布日期：2020-08-13
    • 文件大小：226kb
    • 提供者：weixin_38612095

  1. 基于AD7892SQ和CPLD的数据采集系统的设计[图]

  2. 本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：228kb
    • 提供者：weixin_38740827

  1. 基于CPLD的PLC背板总线协议接口芯片设计

  2. 设计了一组基于CPLD的PLC背板总线协议接口芯片，协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程，25MHz下背板总线工作稳定的试验结果验证了协议芯片设计的可行性。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：168kb
    • 提供者：weixin_38625184

  1. 基于AD7892SQ和CPLD的数据采集系统

  2. 本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：227kb
    • 提供者：weixin_38723559

  1. 基于AD7892SQ和CPLD的数据采集系统的设计

  2. 本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：261kb
    • 提供者：weixin_38654589

  1. 基于AD7892SQ和CPLD的数据采集系统的设计[图]

  2. 本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：229kb
    • 提供者：weixin_38721652

  1. EDA/PLD中的基于CPLD的PLC背板总线协议接口芯片设计

  2. 摘要：设计了一组基于CPLD的PLC背板总线协议接口芯片，协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程，25MHz下背板总线工作稳定的试验结果验证了协议芯片设计的可行性。 　　可编程逻辑控制器（PLC）主机是通过背板总线支持扩展模块的连接， 背板总线是PLC 主机同I/O扩展模块之间的高速数据通路，支持主机和扩展模块之间的I/O 数据刷新。背板总线的技术水平决定了PLC 产品的I/O 扩展能力

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：185kb
    • 提供者：weixin_38702931

  1. FPGA/CPLD状态机的稳定性设计

  2. 随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL(硬件描述语言)为工具、FPGA/CPLD器件为载体的EDA技术的应用越来越广泛.从小型电子系统到大规模SOC(Systemonachip)设计,已经无处不在.在FPGA/CPLD设计中,状态机是最典型、应用最广泛的时序电路模块,如何设计一个稳定可靠的状态机是我们必须面对的问题.　　1、状态机的特点和常见问题　　标准状态机分为摩尔(Moore)状态机和米立(Mealy)状态机两类.Moore状态机的输出仅与当前状态值有关,且只在时钟

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：276kb
    • 提供者：weixin_38626032

  1. EDA/PLD中的Verilog HDL语言在FPGA/CPLD开发中的应用

  2. 1 引言 　　近30年来，由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言(HDL)描述电路系统。就FPGA和CPLD开发而言，比较流行的HDL主要有Verilog HDL、VHDL、ABEL-HDL和 AHDL 等，其中VHDL和Verilo

  3. 所属分类：其它

    • 发布日期：2020-11-25
    • 文件大小：141kb
    • 提供者：weixin_38638163

  1. EDA/PLD中的Cypress提升Warp&reg工具的运行时间和支持能...; CPLD开发

  2. 赛普拉斯半导体公司（Cypress Semiconductor）日前发布了最新版本的Warp:registered:设计工具及设计环境。随着性能的提升，Warp 6.3版本 (Warp R6.3) 工具现在将可提供定时限制规范功能、更快的运行时间、改进的项目管理能力以及对赛普拉斯先的CPLD（复杂可编程逻辑器件）系列支持能力的拓展。在全球范围内，Warp开发工具已设计完成了超过28000套软件，并已在150多所大学中得到使用，它已成为全球最受欢迎的基于HDL的CPLD开发工具之一。 Warp R

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：52kb
    • 提供者：weixin_38731027

  1. EDA/PLD中的基于AD7892SQ和CPLD的数据采集系统

  2. 0 引 言 　　本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。 1 硬件设计 　　针对多路信号的采集，本系统采用4/8通道ADG508A模拟多路复用器对检测的信号进行选择，CMOS高速放大器LF156对选中的信号进行放大，AD7892SQ实现信号的A/D转换，CPLD完成控制功能。电路如图1所示。

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：223kb
    • 提供者：weixin_38681286
« 12 3 »