注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA&CPLD数字电路设计经验分享

  2. FPGA&CPLD数字电路设计经验分享是一篇很不错的PDF文档，希望对大家有一些帮助！

  3. 所属分类：硬件开发

    • 发布日期：2009-08-28
    • 文件大小：1048576
    • 提供者：gaoguantao

  1. FPGA CPLD经验分享.pdf

  2. FPGA CPLD经验分享.pdfFPGA CPLD经验分享.pdf

  3. 所属分类：硬件开发

    • 发布日期：2010-10-13
    • 文件大小：1048576
    • 提供者：hotyong

  1. 大唐电信FPGA-CPLD数字电路设计经验分享.pdf

  2. 大唐电信FPGA-CPLD数字电路设计经验分享.pdf

  3. 所属分类：硬件开发

    • 发布日期：2012-08-16
    • 文件大小：973824
    • 提供者：li987072220

  1. fpga经验谈.pdf

  2. FPGA/CPLD数字电路设计经验分享 摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。 关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间 1 数字电路设计中的几个基本概念： 1.1 建立时间和保持时间： 建

  3. 所属分类：硬件开发

    • 发布日期：2013-09-19
    • 文件大小：1048576
    • 提供者：ftblm

  1. FPGA 设计流程指南.pdf

  2. FPGA、CPLD数字电路设计经验分享

  3. 所属分类：嵌入式

    • 发布日期：2019-06-28
    • 文件大小：175104
    • 提供者：lleiwenhe