注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 操作系统程序(cpu进程调度)

  2. 1、自行假设主存空间大小，预设操作系统所占大小并构造未分分区表； 表目内容：起址、长度、状态（未分/空表目） 2、结合实验一，PCB增加为： {PID，要求运行时间，优先权，状态，所需主存大小，主存起始位置，PCB指针} 3、采用最先适应算法分配主存空间； 4、进程完成后，回收主存，并与相邻空闲分区合并。 用jfreechart表示的所以比较大

  3. 所属分类：网络攻防

    • 发布日期：2009-05-13
    • 文件大小：3mb
    • 提供者：hijk198743

  1. COA（下）实验课程设计CPU实验

  2. 用vhdl语言实现的完整的CPU程序以及器件框图连线。仿真波形完全正确。可以自己在RAM中写程序，并且可以观察仿真波形验证程序是否正确。

  3. 所属分类：其它

    • 发布日期：2012-04-30
    • 文件大小：1mb
    • 提供者：zouleistone

  1. CPU实验 通用寄存器组加实验报告

  2. 开放式CPU实验 通用寄存器组实验代码加实验报告

  3. 所属分类：硬件开发

    • 发布日期：2013-12-25
    • 文件大小：276kb
    • 提供者：u011368119

  1. 开放式CPU实验 时序部件实验+实验报告

  2. 开放式CPU实验，时序部件实验实验代码加实验报告

  3. 所属分类：硬件开发

    • 发布日期：2013-12-25
    • 文件大小：328kb
    • 提供者：u011368119

  1. 开放式CPU实验 CPU调试 实验代码加实验报告

  2. 开放式CPU实验 CPU调试实验代码加实验报告

  3. 所属分类：硬件开发

    • 发布日期：2013-12-25
    • 文件大小：1mb
    • 提供者：u011368119

  1. 哈工大CPU实验VHDL代码

  2. 这里融合了我写的三个版本，有来两个是直接下载通过的。只有mycpu下载的时候需要修改一点在alu和回写时去掉寄存器地址，下面是我的另一个版本带有实验报告的，可以参考一下。 http://download.csdn.net/detail/gaotianfeng6/7682037

  3. 所属分类：硬件开发

    • 发布日期：2014-07-26
    • 文件大小：3mb
    • 提供者：gaotianfeng6

  1. CPU实验5级流水无cache

  2. CPU实验5级流水无cache

  3. 所属分类：嵌入式

    • 发布日期：2014-10-30
    • 文件大小：2mb
    • 提供者：qq_21892151

  1. 计算机组成原理8位CPU

  2. 计算组成原理由16位CPU实验改成8CPU实验的代码和其报告

  3. 所属分类：专业指导

  1. CPU实验报告

  2. 工大计算机体系最后的实验CPU设计的实验报告，思路很清晰，写的也很具体，有比较高的参考价值，可以用报告中的思路设计自己的CPU

  3. 所属分类：专业指导

    • 发布日期：2017-09-04
    • 文件大小：2mb
    • 提供者：qq_34207838

  1. 华中科技大学计算机学院计算机组成原理实验源码及报告

  2. 华中科技大学计算机学院计算机组成原理实验源码及报告。含数据表示实验、运算器（ALU）实验、存储器(storage)实验、CPU实验共4次实验，以及最后的实验报告

  3. 所属分类：专业指导

    • 发布日期：2020-03-20
    • 文件大小：8mb
    • 提供者：qq_41415906

  1. 单周期流水线cpu实验报告.docx

  2. 对前面发的实验代码做了一个系统的讲解，包括各个模块的功能，实现的原理和机制，接口的参数设置，运行结果展示都一一列举出来。

  3. 所属分类：其它

    • 发布日期：2020-03-16
    • 文件大小：654kb
    • 提供者：twq1689739507

  1. 单周期流水线CPU实现.rar

  2. 使用verilog语言，对cpu进行了设计和实现，对三十多条指令都做了设计，并成功实现其功能，做cpu实验的大学同学可以参考，后面还会发一个实验报告。

  3. 所属分类：硬件开发

    • 发布日期：2020-03-16
    • 文件大小：321kb
    • 提供者：twq1689739507

  1. 华中科技大学 MIPS_CPU 实现了动态分支预测与FPGA上板 计算机组成原理课程设计 cpu实验--流水 logisim电路图 .zip

  2. 华中科技大学 MIPS_CPU 实现了动态分支预测与FPGA上板 计算机组成原理课程设计 cpu实验--流水 logisim电路图

  3. 所属分类：专业指导

    • 发布日期：2020-02-07
    • 文件大小：346kb
    • 提供者：songzailu6482

  1. 华中科技大学 计算机组成原理课程设计 cpu实验--流水 logisim电路图.zip

  2. 华中科技大学 计算机组成原理课程设计 cpu实验--流水 logisim电路图

  3. 所属分类：专业指导

    • 发布日期：2019-09-13
    • 文件大小：136kb
    • 提供者：songzailu6482

  1. 单总线实验资料包(0428).zip

  2. 单总线CPU实验包，含源码，MIPS单周期CPU24条指令，8条指令，单总线CPU，微程序设计，等等。

  3. 所属分类：硬件开发

    • 发布日期：2020-06-13
    • 文件大小：957kb
    • 提供者：weixin_44769918

  1. 华科网安cpu实验.circ

  2. 华科网安cpu实验.circ

  3. 所属分类：PHP

    • 发布日期：2020-06-27
    • 文件大小：273kb
    • 提供者：image_peach

  1. cpu实验3.circ

  2. 单周期MIPS CPU设计、微程序地址转移逻辑设计、MIPS微程序CPU设计、硬布线控制器状态机设计、多周期MIPS硬布线控制器CPU设计（排序程序）。在educoder上测试通过。

  3. 所属分类：专业指导

    • 发布日期：2020-12-07
    • 文件大小：172kb
    • 提供者：weixin_46096182

  1. 华中科技大学计算机学院计算机组成原理实验

  2. 华中科技大学计算机学院计算机组成原理实验：1.新手上路实验，2.组合逻辑实验，3数据表示实验，4.运算器实验，5.存储器实验，6.CPU实验（定长指令，现代时序，中断）

  3. 所属分类：互联网

    • 发布日期：2020-12-20
    • 文件大小：57mb
    • 提供者：weixin_43753105

  1. 使用Verilog设计一个冯诺依曼结构的CPU

  2. 使用Verilog设计一个冯诺依曼结构的CPU，实现以下4条指令： （1）addi: (rd) <- (rs) + imm （2）lw: (rd) <- memory((rs) + imm) （3）sw: memory((rd) + imm) <- (rs) （4）add: (rd) <- (rd) +(rs) CPU包含以下模块： （1）存储器Memory （2）时序信号产生模块CLOCK （3）取指令模块IFU （4）通用寄存器GR （5）ALU （6）控制器c

  3. 所属分类：硬件开发

  1. 湖南大学数字电路与逻辑设计CPU实验

  2. 湖南大学信息院数字电路与逻辑设计实验

  3. 所属分类：专业指导

    • 发布日期：2021-01-22
    • 文件大小：4mb
    • 提供者：The_Mason
« 12 3 4 5 6 7 8 9 10 ... 48 »