注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. CoolRunner-II CPLD Family

  2. CoolRunner-II CPLD Family CoolRunner-II CPLD Family

  3. 所属分类：硬件开发

    • 发布日期：2011-04-05
    • 文件大小：455680
    • 提供者：Augusdi

  1. EDA/PLD中的CoolRunner-II器件的输入/输出模块

  2. 输入／输出模块(I/O Block)用于实现功能模块与输入/输出引脚之间的连接。与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块结构(借鉴了FPGA的IOB结构)极大地提高了系统设计的灵活性。每个块有自己独立的工作电压和参考电源，可灵活地用于不同的接口标准。I/O Block结构如图1所示。任何一个输入/输出引脚都可以被配置成参考电源(VREF)输入引脚，以便适应SSTL2-1、SSTL3-1

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：196608
    • 提供者：weixin_38697753

  1. EDA/PLD中的CoolRunner-II器件的高级内部互连矩阵

  2. 在CoolRunner-II器件中，高级内部互连矩阵（Advanced Interconnect Matrix，AIM）用于CPLD内部功能模块之间的高速连接，可为每个功能模块提供40个数据输入通道及16个全局控制信号。此外，每个功能模块中的16个宏单元各自还有一个反馈通道（共16个）输出到高级内部互连矩阵，如图所示。该信号通道由于直接由乘积项输出，没有经过触发器，所以不仅具有高速特性，而且可为乘积项逻辑提供额外的共享资源。该通道可以通过约束设计或软件来启用或关闭。 　　如图 CoolRu

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：62464
    • 提供者：weixin_38731226

  1. EDA/PLD中的CoolRunner-II器件的宏单元Macrocell

  2. 在CoolRunner-II器件的每个功能块中有16个独立的宏单元，每个宏单元由触发器、多路选择器及时钟资源等构成，如图1所示。 　　 图1 CoolRunner-II宏单元结构　　宏单元中的触发器可以构成普通的触发器、锁存器和双沿触发器（DualEDGE），双沿触发器的使用及丰富了CoolRunner-II的应用，节省了逻辑资源。例如利用双沿触发器可构成时钟的倍频器、移位寄存器、计数器及脉宽调制器（PWM）等，如图2所示。一般情况下，在普通的CPLD器件中使用触发器来实现信号的倍频功能需

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：120832
    • 提供者：weixin_38556416

  1. EDA/PLD中的CoolRunner-II器件的Keeper（维持）功台旨

  2. CoolRunner-II的输入/输出模块不仅具有终端调整(Keeper和Pullup)功能，而且可以支持多种接口标准。这些功能需要通过属性的设置才能被启用，并仅影响指定的输入／输出引脚。通常情况下，CoolRunner-II器件并不启用这些功能。 　　Keeper类似于一个保持器，通过弱的内部上拉/下拉电阻将I/o脚上的数据保持在最后一个数据的状态。需要注意的是，对于高阻或浮动的不能确定的输入/输出引脚，选择Keeper功能后会产生额外的漏电流。Keeper电路不需要外部电阻，该功能的属性设置

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：33792
    • 提供者：weixin_38686860

  1. EDA/PLD中的CoolRunner-II器件使用施密特触发器

  2. CoolRunner-II器件中的每个输入/输出脚都具有施密特触发器(Schmitt Trigger)的功能，并可提供500 mV的磁滞范围。该功能除了能够有效地抑制噪声和用于模拟信号的接收之外，还可用于RC振荡回路，为系统提供灵活和廉价的时钟信号。该功能可以通过属性控制来使能和旁路。　　(1)约束文件(UCF)　　NET (signal name) SCHMITT_TRIGGER；　　例如：　　NET data_in SCHMITT_TRIGGER;　　NET clock   SCHMITT_

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30720
    • 提供者：weixin_38713393

  1. EDA/PLD中的CoolRunner-II器件的应用门控功能

  2. 在CPLD设计中，并不是所有的输入/输出脚始终都处于工作状态，有些甚至很少使用。而在CoolRunner-II总线应用时，有时并不需要访问总线。在这些情况下，可以利用门控(DataGATE)功能将这些信号输入脚暂时关闭，从而降低器件的功耗。DataGATE的另一个应用是器件的热插入(Hot Plug)。 　　如果需要使用该功能，可以利用一个宏单元作为控制端，或者利用外部辅助电路来实现。该功能可以通过属性控制来实现。　　第1步，定义一个门控信号。　　(1)约束文件(UCF)　　NET (signa

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：32768
    • 提供者：weixin_38526751

  1. EDA/PLD中的CoolRunner-II器件的使用频率合成

  2. CoolRunner-II的频率合成(CoolCLOCK)技术利用分频器模块和双沿触发器实现多种频率的组合输出，并且能够降低器件的功耗。由于时钟分频器模块的时钟输入只能在GCK2输入，因此CoolCLOCK功能也只有一个时钟输入端，并且仅在XC2Cl28以上的器件中有效。该功能可以通过属性控制来实现。　　(1)约束文件(UCF)     NET COOL_CLK;　　(2)VHDL语言     attribute COOL_CLK： string；     attribute COOL_CLK

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：26624
    • 提供者：weixin_38646659

  1. EDA/PLD中的CoolRunner-II器件的使用时钟分频器

  2. CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要延迟后输出分频信号。时钟分频系数η为2、 4、 6、 8、 10、 12、 14和16。　　ISE 10设计工具中的XST综合工具可以自动地推论以下分频模块库。　　（1）CLK_DIVn：不带复位和延迟控制的分频器（η为2、4、6、8、10、12、14和16）。　

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30720
    • 提供者：weixin_38659812

  1. EDA/PLD中的CoolRunner-II器件的使用双沿触发寄存器

  2. 在CoolRunner-II器件中每个宏单元的触发器都具有双沿触发(DET)的功能，这个特性可以进一步提高器件的资源利用率和可靠性，有效地降低器件的功耗。因为寄存器采用双沿触发后可以使器件的时钟信号频率降低一半，从而带来功耗的降低和可靠性的提高。双沿触发寄存器可用于高性能移位寄存器、计数器、比较器及状态机等，设计工具可以自动地推论在ABEL、HDL语言及Schematic设计中的DET触发器。 例1：基于VHDL语言的设计。           process  (clock)        

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：28672
    • 提供者：weixin_38704922

  1. CoolRunner-II器件的宏单元驱动输出使能

  2. CoolRunner-II器件允许用宏单元作为全局输出使能驱动信号，宏单元的输出送给4个全局布线GTS(3:0)中的一个，如图所示。 　　如图 宏单元用于输出使能驱动的时序模型　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：71680
    • 提供者：weixin_38660579

  1. CoolRunner-II器件的寄存器作为输入寄存器的路径

  2. CoolRunner-II器件的特点之一是可以将宏单元中的寄存器映射到输入引脚，作为输入寄存器使用，从而缩短信号的建立时间。如图所示为该传输模型的时序模型。 　　如图  直接输入寄存器路径的时序模型　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：56320
    • 提供者：weixin_38586279

  1. EDA/PLD中的CoolRunner-II器件的单个乘积项传输延迟

  2. 在ISE 10设计工具中，当对设计进行综合、实现及时序分析后会生成详细的时序报告。其中可提供详细的时序说明，设计者可根据这些时序和分析报告判断器件和设计的性能。本节用一些范例对部分信号的传输延迟进行简述，以供设计者评估时序。　　CoolRunner-II器件为单个乘积项逻辑提供快速的路径TPD，在这种单个乘积项结构中，“或”队列(OR team)被旁路，乘积项利用PTC直接送入宏单元。该传输结构如图所示。 　　如图 单个乘积项传输结构　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：52224
    • 提供者：weixin_38621897

  1. EDA/PLD中的CoolRunner-II器件的时序模型描述

  2. Coo1Runner-Ⅱ器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵AIM从AIM再分配到各个功能模块。在整个过程中都需要附加额外的延迟 真延迟的多少取决于信号传输的路径和模块的种类，对于Coo1Runner-Ⅱ器件来说，各个路径和模块的延迟特性是固定和独立的，其时序模型(Timing Model)如图所示。 　　如图 CoolRunner-II的时序模型 　　如图中各个延迟参数及其说明如表所示。 　　如表 CoolRunner-II各个延迟参数及其说明 　　  

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：185344
    • 提供者：weixin_38703277

  1. EDA/PLD中的CoolRunner-II器件的使用设计工具完成方式

  2. 在CooLRunner-II器件中，任何一个输入/输出引脚都可以配置成参考电源(VREF)的输入引脚，这个特性为产品的设计及升级提供了非常便利的条件。参考电源的输入引脚可以通过设计工具自动完成，也可以采用手动方式实现。采用设计工具的实现流程如下。　　(1)在UCF文件中，为输入/输出引脚设置属性。　　NET IOSTANDARD = ;　　例如：　　NET data_in IOSTANDARD = HSTL_I；　　(2)在UCF文件中，锁定输入/输出引脚(这一步也可以暂时不做)。     　

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：37888
    • 提供者：weixin_38501810

  1. EDA/PLD中的CoolRunner-II器件的输出漏极开路（Open Drain）

  2. CoolRunner-II器件的每个输出信号可以被设置成高阻态，以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的，可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。                             　　(1)约束文件(UCF)　　NET OPEN_DRAIN; 　　例如：　　NET data_out OPEN_DRAIN;　　（2）VHDL语言　　attribute OPEN DRAIN： string；　　attribute OPEN DRA

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：27648
    • 提供者：weixin_38617436

  1. CoolRunner-II器件的设置输入/输出标准

  2. CoolRunner-II系列XC2C128以上的器件支持多种接口标准，器件的默认参数为LVTTL。如果需要改变，必须通过属性来控制，也可以通过ISE 10设计工具的全局约束界面来设置。该功能的属性设置如下。　　(1)约束文件(UCF)　　 NET ; 　　例如：     NET data_in lOSTANDARD=LVCOMS18;     NET Clock IOSTANDARD=LVCOMS18；　　(2)VHDL语言　　attribute IOSTANDARD： string、　　a

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：30720
    • 提供者：weixin_38733414

  1. 工业电子中的CoolRunner-II器件的功能描述

  2. Smart Card读卡器不同于基于软件的读卡器，用CoolRunner-II实现的是一个硬件方案。Smart Card是一个信用卡大小的卡片，其中具有微控制器和存储器，被用做身份验证及财政管理等。Smart Card的作用就像一台小型计算机，允许货币和信息的电子化存储，并可以在加密的便携媒介中存储。当Smart Card被插入读卡器或通过扫描器时，它就与中央计算器之间建立通信。使用这种方式执行商务操作，不同于以往的商务处理模式。　　Smart Card开发包括主机端及读卡器软件，主机软件一般运

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：98304
    • 提供者：weixin_38685793

  1. CoolRunner-II器件的使用设计工具完成方式

  2. 在CooLRunner-II器件中，任何一个输入/输出引脚都可以配置成参考电源(VREF)的输入引脚，这个特性为产品的设计及升级提供了非常便利的条件。参考电源的输入引脚可以通过设计工具自动完成，也可以采用手动方式实现。采用设计工具的实现流程如下。　　(1)在UCF文件中，为输入/输出引脚设置属性。　　NET IOSTANDARD = ;　　例如：　　NET data_in IOSTANDARD = HSTL_I；　　(2)在UCF文件中，锁定输入/输出引脚(这一步也可以暂时不做)。     　

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：36864
    • 提供者：weixin_38600432

  1. CoolRunner-II器件的输出漏极开路（Open Drain）

  2. CoolRunner-II器件的每个输出信号可以被设置成高阻态，以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的，可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。                             　　(1)约束文件(UCF)　　NET OPEN_DRAIN; 　　例如：　　NET data_out OPEN_DRAIN;　　（2）VHDL语言　　attribute OPEN DRAIN： string；　　attribute OPEN DRA

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：26624
    • 提供者：weixin_38699726
« 12 3 4 5 »