点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - DDR布线规范
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
DDR高速电路布线规范
介绍DDR SDRAM的一些概念和难点,主要结合上一篇SDRAM的介绍加以对比。同时着重讲解主流DDRII的技术。最后结合硬件设计提出一些参考。
所属分类:
硬件开发
发布日期:2011-07-08
文件大小:1mb
提供者:
fsxhc072
DDR,SDRAM布线规范
本文将介绍DDR SDRAM的一些概念和难点,主要结合上一篇SDRAM的介绍加以对比。同时着重讲解主流DDRII的技术。最后结合硬件设计提出一些参考。
所属分类:
硬件开发
发布日期:2011-12-02
文件大小:1mb
提供者:
zb_flyingwolf
DDR,SDRAM布线规范
DDR,SDRAM布线规范
所属分类:
硬件开发
发布日期:2012-04-15
文件大小:1mb
提供者:
wwcandwwf
ARM11高速电路设计与仿真
现代电子设备正向小型化和多功能化方向发展,因而要求其印制电路板具有 高速、高集成度和高可靠性等特性。同时系统工作频率的提升和信号上升沿/下 降沿时间的缩短,使得互连线的传输线效应越来越明显,从而导致信号在传输过 程中产生反射、串扰等问题,甚至产生电源完整性问题和电磁干扰问题。仅仅根 据一些经验规则进行PCB设计很难保证不出现信号完整性问题,更无法保证电 源完整性和电磁兼容性。必须使用专业的仿真工具对PCB进行仿真以得出符合 各方面要求的设计规范。高速PCB设计的难点已从单纯的信号完整性问题,向
所属分类:
硬件开发
发布日期:2013-02-17
文件大小:20mb
提供者:
pengwangguo
了解 TI 的 PCB 布线规则为基础的 DDR 时序规范
了解 TI 的 PCB 布线规则为基础的 DDR 时序
所属分类:
硬件开发
发布日期:2014-03-24
文件大小:94kb
提供者:
u014255386
DDR布线规范
DDR布线规范
所属分类:
硬件开发
发布日期:2016-06-12
文件大小:414kb
提供者:
u012765497
DDR2Layout指导手册
DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节,也正是因为其重要性,网络上也有大把的人在探讨DDR布线规则,有很多同行故弄玄虚,把DDR布线说得很难,我在这里要反其道而行之,讲一讲DDR布线最简规则与过程。 如果不是特别说明,每个步骤中的方法同时适用于DDR1,DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步,确定拓补结构(仅在多片DDR芯片时有用) 首先要确定DDR的拓补结构,一句话,DDR1/2采用星形结构,DDR3
所属分类:
硬件开发
发布日期:2018-04-20
文件大小:2mb
提供者:
fanpeng314
信庭-高速PCB设计技术规范-解密资料
信庭-高速PCB设计技术规范-解密资料,2004年版,本文档规则下,实现过Protel 99 SE走蛇形线,并实现266Mhz DDR SDRAM布线
所属分类:
硬件开发
发布日期:2018-01-30
文件大小:1mb
提供者:
fqheda
FPGA入门教程.pdf
1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟
所属分类:
硬件开发
发布日期:2019-07-28
文件大小:6mb
提供者:
smart_devil
电路板DDR布线规范
其中讲解了画电路板时,DDR内存布线时候应注意的规范的规范
所属分类:
专业指导
发布日期:2010-05-13
文件大小:1mb
提供者:
danielzdh