点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - DDR的PCB设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
DDR的PCB设计要求实例介绍.doc
对DDR的走线要求和规范做了一个比较详细的解释
所属分类:
硬件开发
发布日期:2011-06-22
文件大小:311kb
提供者:
yuanjun33
针对DDR2-800和DDR3的PCB信号完整性设计
针对DDR2-800和DDR3的PCB信号完整性设计,指导DDR的高速PCB设计!
所属分类:
硬件开发
发布日期:2013-02-16
文件大小:1mb
提供者:
paladinding
DDR PCB设计资料
详细描述DDR的设计规则规范 适合初学者的学习与使用
所属分类:
硬件开发
发布日期:2014-11-17
文件大小:1mb
提供者:
shilin124
DDR芯片PCB设计规则手册
详细讲解DDR3的设计规格和实例
所属分类:
硬件开发
发布日期:2015-03-06
文件大小:512kb
提供者:
wtoangel
DDR内存pcb布线指导
高速数字电路的设计过程中,工程师总是不可避免的会与 DDR 或者 DDR2,SDRAM 打交道。DDR的工作频率很高,因此,DDR 的 Layout 也就成为了一个十分关键的问题,很多时候,DDR 的布线直接影响着信号完整性。本文针对 DDR 的 Layout 问题进行讨论。
所属分类:
硬件开发
发布日期:2016-10-20
文件大小:414kb
提供者:
zhj1126278757
DDR的PCB设计要求实例介绍
DDR的PCB设计要求实例介绍
所属分类:
硬件开发
发布日期:2017-02-10
文件大小:1mb
提供者:
jedyyh
DDR基础知识和PCB布线设计
详细介绍了DDR的基础知识和详细的器件特性,准确的讲解了如何进行DDR1~DRR4的布线问题和实际操作流程
所属分类:
硬件开发
发布日期:2018-04-17
文件大小:3mb
提供者:
frederickvon
DDR设计系列.zip
资料里面包括,DDR内存条的设计,SDRAM的原理和时序,DDRII的PCB设计,再谈DDR内存布线等,对内存条的电路设计有一定的帮助作用。
所属分类:
硬件开发
发布日期:2020-04-03
文件大小:922byte
提供者:
weixin_46787498
Candence-Allegro-shemic+pcb.rar(官网demo-candence+allegro 6层,含BGA,原理及PCB设计学习绝佳实例)
官网demo板,6层PCB,核心是TI-超低功耗DSP器件,支持网口PHY,DDR,NANDFLAH,SD卡,LCD,camera,audio-in/out,usb,sata等各种外设,包含成套的完善的原理图及PCB源文件,PCB库文件及相关工程文件,BGA361及其他高速信号,及对于学习BGA布局布线,DDR布局布线,PHY布局布线等,是Candence及allegro的绝佳设计实际例程。
所属分类:
嵌入式
发布日期:2020-07-06
文件大小:3mb
提供者:
weixin_45803295
PCB设计时DDR线宽和阻抗如何确定?
PCB设计时DDR线宽和阻抗是怎样确定下来的呢? 让我们通一个具体的项目来学习一下。 以上某个开发板原厂给出的PCB设计要求。PCB采用的是6层板的叠板设计,1.6MM的板厚。内层采用了两块4MIL含铜的芯板压合而成,芯板之间填充了一块不含铜的芯板和两块半固化片2116,主要是为了调节出1.6MM的板厚。1到2层和6到5层填充的是半固化片1080,压合后的厚度是2.7MIL。 在网上找了一下芯板和半固化片的资料,和原厂给出来的参数,基本上吻合。 确认好原厂给出来的信息后,
所属分类:
其它
发布日期:2020-07-14
文件大小:309kb
提供者:
weixin_38628175
汽车音响导航系统中DDR高速信号的PCB设计方法
伴随半导体工业的飞速发展,越来越多的高速度、高功能、高精密的封装器件被应用到现代汽车音响的系统设计中,特别是频率达到200MHz以上的高速DDR在电子导航系统中的运用,更要求PCB设计者在实现设计目标、SI和电磁干扰(EMI)设计规则上,做到严格的时序匹配以满足波形的信号完整性。本文以DDR200为例,介绍高速DDR在车载音响电子导航系统中的PCB设计方法。
所属分类:
其它
发布日期:2020-08-27
文件大小:761kb
提供者:
weixin_38618094
PCB技术中的汽车音响导航系统中DDR高速信号的PCB设计方法
摘 要:伴随半导体工业的飞速发展,越来越多的高速度、高功能、高精密的封装器件被应用到现代汽车音响的系统设计中,特别是频率达到200MHz以上的高速DDR在电子导航系统中的运用,更要求PCB设计者在实现设计目标、SI和电磁干扰(EMI)设计规则上,做到严格的时序匹配以满足波形的信号完整性。本文以DDR200为例,介绍高速DDR在车载音响电子导航系统中的PCB设计方法。 在20世纪60年代末期,具有单一收音功能的汽车音响开始被应用到了汽车上。随着现代化电子技术的提高, 汽车音响也伴随着单碟CD
所属分类:
其它
发布日期:2020-10-21
文件大小:600kb
提供者:
weixin_38555350
汽车电子中的汽车音响导航系统中DDR高速信号的PCB设计
在以往汽车音响的系统设计当中, 一块PCB上的最高时钟频率在30~50MHz已经算是很高了,而现在多数PCB的时钟频率超过100MHz,有的甚至达到了GHz数量级。为此,传统的以网表驱动的串行式设计方法已经不能满足今天的设计要求,现在必须采用更新的设计理念和设计方法,即将以网表驱动的串行的设计过程, 改变成将整个设计各环节并行考虑的一个并行过程。也就是说将以往只在PCB布局、布线阶段才考虑的设计要求和约束条件, 改在原理图设计阶段就给予足够的关注和评估,在设计初期就开始分析关键器件的选择,构想关
所属分类:
其它
发布日期:2020-10-20
文件大小:384kb
提供者:
weixin_38607479
汽车音响导航系统中DDR高速信号的PCB设计
本文在DDR200工作原理的基础上介绍了实现设备高性能的PCB设计方法。如今数字电路已经出现了更高速的DDR2及DDR3,希望本文的设计思路及高速信号的布线方法能对大家的设计有所帮助。
所属分类:
其它
发布日期:2020-10-19
文件大小:368kb
提供者:
weixin_38637998
DDR原理图和PCB设计指导
本资料主要介绍DDR的一些基本知识,以及DDR原理图/PCB设计指导。
所属分类:
硬件开发
发布日期:2020-10-27
文件大小:257kb
提供者:
cong6719961
PCB技术中的PCB设计正确使用磁珠
磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰,还具有吸收静电脉冲的能力。 磁珠是用来吸收超高频信号,象一些RF电路,PLL,振荡电路,含超高频存储器电路(DDR SDRAM,RAMBUS等)都需要在电源输入部分加磁珠,而电感是一种蓄能元件,用在LC振荡电路,中低频的滤波电路等,其应用频率范围很少超过错50MHZ.磁珠的功能主要是消除存在于传输线结构(PCB电路)中的RF噪声,RF能量是叠加在直流传输电平上的交流正弦波成分,直流成分是需要的有用信号,而射频 RF能量却是无用的电磁干扰沿着
所属分类:
其它
发布日期:2020-11-19
文件大小:64kb
提供者:
weixin_38657102
PCB设计正确使用磁珠
磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰,还具有吸收静电脉冲的能力。 磁珠是用来吸收超高频信号,象一些RF电路,PLL,振荡电路,含超高频存储器电路(DDR SDRAM,RAMBUS等)都需要在电源输入部分加磁珠,而电感是一种蓄能元件,用在LC振荡电路,中低频的滤波电路等,其应用频率范围很少超过错50MHZ.磁珠的功能主要是消除存在于传输线结构(PCB电路)中的RF噪声,RF能量是叠加在直流传输电平上的交流正弦波成分,直流成分是需要的有用信号,而射频 RF能量却是无用的电磁干扰沿着
所属分类:
其它
发布日期:2021-01-20
文件大小:63kb
提供者:
weixin_38657139
汽车音响导航系统中DDR高速信号的PCB设计方法
摘 要:伴随半导体工业的飞速发展,越来越多的高速度、高功能、高精密的封装器件被应用到现代汽车音响的系统设计中,特别是频率达到200MHz以上的高速DDR在电子导航系统中的运用,更要求PCB设计者在实现设计目标、SI和电磁干扰(EMI)设计规则上,做到严格的时序匹配以满足波形的信号完整性。本文以DDR200为例,介绍高速DDR在车载音响电子导航系统中的PCB设计方法。 在20世纪60年代末期,具有单一收音功能的汽车音响开始被应用到了汽车上。随着现代化电子技术的提高, 汽车音响也伴随着单碟CD
所属分类:
其它
发布日期:2021-01-19
文件大小:763kb
提供者:
weixin_38529397
控制DDR线长匹配来保证时序,在PCB设计时应该这么做!
布线在设计中占有举足轻重的地位,设计成功的关键就是要保证系统有充足的时序裕量。要保证系统的时序,线长匹配又是一个重要的环节。我们来回顾一下,布线,线长匹配的基本原则是:地址,控制/命令信号与时钟做等长。数据信号与DQS做等长。为啥要做等长?大家会说是要让同组信号同时到达接收端,好让接收芯片能够同时处理这些信号。那么,时钟信号和地址同时到达接收端,波形的对应关系是什么样的呢?我们通过仿真来看一下具体波形。 建立如下通道,分别模拟3的地址信号与时钟信号。 图1 地址/时钟仿真示意图 为
所属分类:
其它
发布日期:2021-01-19
文件大小:290kb
提供者:
weixin_38735544
汽车音响导航系统中DDR高速信号的PCB设计
在以往汽车音响的系统设计当中, 一块PCB上的时钟频率在30~50MHz已经算是很高了,而现在多数PCB的时钟频率超过100MHz,有的甚至达到了GHz数量级。为此,传统的以网表驱动的串行式设计方法已经不能满足今天的设计要求,现在必须采用更新的设计理念和设计方法,即将以网表驱动的串行的设计过程, 改变成将整个设计各环节并行考虑的一个并行过程。也就是说将以往只在PCB布局、布线阶段才考虑的设计要求和约束条件, 改在原理图设计阶段就给予足够的关注和评估,在设计初期就开始分析关键器件的选择,构想关键网
所属分类:
其它
发布日期:2021-01-14
文件大小:516kb
提供者:
weixin_38655810
«
1
2
3
»