注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 184线DDR内存引脚功能及接口定义图

  2. 相关内容以后奉上，适用于新手。期望更我们的队伍越来越强大。

  3. 所属分类：专业指导

    • 发布日期：2009-12-18
    • 文件大小：141kb
    • 提供者：wangyihuan

  1. real6410原理图

  2. E6CORE核心板有在6cm*6 cm的面积上集成了Samsang公司的S3C6410芯片、两片16位的128M Byte mobile DDR、1G Byte的MLC型NandFlash K9G8G08、电源管理单元、100M 公司的以态网芯片DM9000AEP、具有双路输入和输出的Wolfson公司的WM9713、 SandDisk的iNand Flash、核心板170脚2.0mm的邮票孔引出

  3. 所属分类：嵌入式

    • 发布日期：2010-09-21
    • 文件大小：2mb
    • 提供者：zhaofeimz

  1. Spartan 系列 FPGA用户指南中文版

  2. Spartan-3 系列架构由以下五个基本的可编程功能单元组成： • 可配置逻辑模块 (CLB) 包含灵活的查找表 (LUT)，这些查找表用来实现用作触发器或 锁存器的逻辑单元和存储单元。CLB 可以执行多种逻辑功能，并且可以存储数据。 • 输入 / 输出模块 (IOB) 控制器件的 I/O 引脚与内部逻辑之间的数据流。IOB 支持双向数 据流和三态操作。支持多种信号标准，包括若干高性能差分标准。包括双倍数据速率 (DDR) 寄存器。 • Block RAM 提供 18Kb 双端口模块形式的数

  3. 所属分类：嵌入式

    • 发布日期：2011-08-26
    • 文件大小：10mb
    • 提供者：xiaxing1987

  1. 跳舞机 ver 1.0(源码)

  2. {************************************************************** 跳舞机 ver 1.0 作者：萧寒 (chinasf) !QQ:410000 e-Mail:chinasf@hotmail.com 开发环境：Delphi 7.0 , DirectX 9.0 SDK 资源内容：源码+执行文件+资源文件 1.wav 背景声音，也是游戏的核心 L1.Lvl 文本文件，可编辑，是舞步脚本 (由于WAV文件格式太大，所以音乐文件只一个，并且很

  3. 所属分类：VB

    • 发布日期：2006-02-23
    • 文件大小：5mb
    • 提供者：chenxh

  1. DDR2Layout指导手册

  2. DDR2Layout指导手册 DDR布线通常是一款硬件产品设计中的一个重要的环节，也正是因为其重要性，网络上也有大把的人在探讨DDR布线规则，有很多同行故弄玄虚，把DDR布线说得很难，我在这里要反其道而行之，讲一讲DDR布线最简规则与过程。 如果不是特别说明，每个步骤中的方法同时适用于DDR1，DDR2和DDR3。PCB设计软件以Cadence Allgro 16.3为例。 第一步，确定拓补结构（仅在多片DDR芯片时有用） 首先要确定DDR的拓补结构，一句话，DDR1/2采用星形结构，DDR3

  3. 所属分类：硬件开发

    • 发布日期：2018-04-20
    • 文件大小：2mb
    • 提供者：fanpeng314

  1. Zynq-7000&ZynqMP;启动配置和启动文件.pdf

  2. Zynq-7000&ZynqMP;启动配置和启动文件，讲述了Zynq-7000&ZynqMP;的一些基本配置和简单应用方法。保留 SD 0 保留 PLL模式 使用PII 0 旁路PLL MIO第0组电压 2.5V/3.3V MIO第1组电压 2.5V/3.3V L 8V 1.2.2 Zynq UltraScale+ MPSoC 启动模式如表1.2所示。 表1.2 Boot modes MIO Non Secure Signed Mode Descr iption M Location Secur

  3. 所属分类：C

    • 发布日期：2019-07-16
    • 文件大小：1mb
    • 提供者：qq_37680897

  1. AM335Bootload流程分析.pdf

  2. AM335Bootload流程分析，描述了uboot的启动过程和主要函数的调用过程根据am335X的芯片技术手册,获取图三,此图为芯片上电时序要求。满足该要求方法有: 可以选用特定的PMC,乜可以使用分离电源芯片,但必须严格要求上电时序。而PMC在设计上 简单,可参考T的电源芯片设计。 Figure 26-2 Public ROM Code Boot Procedure From public startup Dead loop in public VDDS RTC Set up the boo

  3. 所属分类：嵌入式

    • 发布日期：2019-10-31
    • 文件大小：820kb
    • 提供者：qq_36310253

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6mb
    • 提供者：smart_devil

  1. NT96650&NT96655-ApplicationNote-Simplified-Chinese-规格书

  2. NT96650&NT96655-ApplicationNote-Simplified-Chinese-规格书联咏科技股份有限公司 NOVATEK MICROELECTRONICS CORP NOVATEK 页次 3/119 电气特性 封装尺寸图 联咏科技股份有限公司 NOVATEK MICROELECTRONICS CORP NOVATEK 页次 4/119 线路 10.1.1DSP 10.1.2电源系统 10.1.3 LCD& Touch panel 10.1.4 Sensor 10

  3. 所属分类：图像处理

    • 发布日期：2019-03-23
    • 文件大小：2mb
    • 提供者：nschcl

  1. （DIMM）双列存贮器组件

  2. DIMM模块是目前最常见的内存模块，它是也可以说是两个SIMM（如图1所示）。它是包括有一个或多个RAM芯片在一个小的集成电路板上，利用这块电路板上的一些引脚可以直接和计算机主板相连接。一个DIMM有168引脚，这种内存条支持64位的数据传输。DIMM是目前使用的内存的主要封装形式，比如SDRAM、DDR SDRAM、RDRAM，其中SDRAM具有168线引脚并且提供了64bit数据寻址能力。DIMM的工作电压一般是3.3v，并且分为无缓冲(unbuffered)和全缓冲(buffered)两种

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：121kb
    • 提供者：weixin_38513794