之前对DDR2的原理与板级布线非常的陌生，导致刚开始布线时走了很多弯路，折腾了好几天才解决。由于DDR2布线的严格要求，整个布线思路也是更新了若干次，不过现在看来，今后若再布DDR的线会效率更高的。其实两个星期之前DDR2的布线就完成了，只是一直没有找到时间写这篇文章，今天上午特意花点时间写了这些文字、截了几个图，和网友分享一下。

最近忙于一块以CycloneIII为核心主控芯片的六层板设计，开发环境是Capture+Allegro+CAM350，从原理图修改到PCB的布局、布线这整个过程中我遇到了相当多的问题，值得庆幸的是有一些问题的解决倒是可以说是一劳永逸，比较典型的就是DDR2的布局与布线。