点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - DDR3处理要求
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
Hi3516 DataBrief(产品简介)
处理器内核 ● ARM Cortex A9@800MHz - 32KB L1 I-Cache,32KB L1 D-Cache - 256KB L2 Cache 视频编码 ● H.264 Baseline Profile编码 ● H.264 Main Profile编码 ● H.264 High profile编码 ● MPEG4 SP编码 ● MJPEG/JPEG Baseline编码 视频编码处理性能 ● H.264编码可支持最大分辨率为 1600万像素 ● H.264多码流实时编码能力:
所属分类:
硬件开发
发布日期:2011-07-27
文件大小:477kb
提供者:
madelin123456789
DDR3处理要求
严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR,部分初学者也常看到DDR SDRAM,就认为是SDRAM。DDR SDRAM是Double Data Rate SDRAM的缩写,是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的,仍然沿用SDRAM生产体系,因此对于内存厂商而言,只需对制造普通SDRAM的设备稍加改进,即可实现DDR内存的生产,可有效的降低成本。
所属分类:
其它
发布日期:2012-09-24
文件大小:1mb
提供者:
jukun_8
UT-Exynos4412开发板简介(三星4412,arm开发板)
1.2 产品简介 UT-Exynos4412开发板是一款功能极为强大的高端ARM Coretex-A9开发平台,采用Samsung最新的Exynos4412(Exynos4412 Quad),主频达到1.4~1.6GHz;Exynos4412的主要特性为:QuadCore、WXGAresolution、1080pHDTVdisplay throughoutHDMI、I2Ssupports、USBHost&Device2;.0、HSICinterface、LPDDR2PackageonPacka
所属分类:
Android
发布日期:2012-12-18
文件大小:1mb
提供者:
longtian635241
yR7053系统模块+i.MX53+核心板简介
i.MX53 系列处理器 的高性能核心板模块,常用外设集成,板载DDR3 RAM, eMMC、以太网、音频DA、三轴速度传感器。优化了性 能和功耗,以满足高端的要求。具有全高清处理能力和 视频加速器,提供丰富的多媒体体验。 这款高度集成的模块为各种嵌入式应用配备了优 化的驱动程序和软件包,如工业,汽车和医疗。
所属分类:
硬件开发
发布日期:2013-10-17
文件大小:1011kb
提供者:
u012415532
iTOP-4412开发平台介绍
迅为iTOP-Exynos4412开发板采用 Exynos4412的主芯片,具有更高的主频和更丰富外设,配置 2GB 双通道 DDR3的内存及 16GB 存储,具有稳定性强、可靠性高,能适用于对性能和处理能力有更高要求的嵌入式系统应用场合。
所属分类:
Android
发布日期:2013-10-23
文件大小:1mb
提供者:
u010882790
RK平板前期设计注意事项_v1.0
第一部分: 需了解的基本信息………………………………………………………………………………………………...5 1. 核心板 (RK3066+4片DDR3) 的尺寸…………………………………………………………………………………...5 2. 核心板的主要功能模块出线方向和相对位置…………………………………………………………………….…...6 3. 双面贴的PCBA, 另一面只贴小元件的高度基本要求………………………………………………………………...7 4. 屏蔽设计…………………………………
所属分类:
Android
发布日期:2015-06-11
文件大小:887kb
提供者:
hi_zhengjian
研祥15″LCD上翻盖便携式加固计算机JEC-1503C.pdf
研祥15″LCD上翻盖便携式加固计算机JEC-1503Cpdf,研祥15″LCD上翻盖便携式加固计算机JEC-1503C说明书:15″ LCD 屏上翻盖加固便携式计算机JEC-1503C,内部采用专用的CPCI 架构核心处理板,板载Intel Core i5-520E/2.40GHzCPU,板载2G DDR3 800/1066MHz 内存, 通过SO-DIMM 可扩展最大到4GB,整机环境性能满足GJB322A 车载加固型要求,EMC 性能符合GJB151A 陆军五项要求。可以满足军用车载
所属分类:
其它
发布日期:2019-09-16
文件大小:5mb
提供者:
weixin_38744435
研祥15″LCD上翻盖便携式加固计算机JEC-1503C样本.pdf
研祥15″LCD上翻盖便携式加固计算机JEC-1503C样本pdf,研祥15″LCD上翻盖便携式加固计算机JEC-1503C样本:15″ LCD 屏上翻盖加固便携式计算机JEC-1503C,内部采用专用的CPCI 架构核心处理板,板载Intel Core i5-520E/2.40GHzCPU,板载2G DDR3 800/1066MHz 内存, 通过SO-DIMM 可扩展最大到4GB,整机环境性能满足GJB322A 车载加固型要求,EMC 性能符合GJB151A 陆军五项要求。可以满足军用车
所属分类:
其它
发布日期:2019-10-10
文件大小:182kb
提供者:
weixin_38743506
如何实现FPGA到DDR3 SDRAM存储器的连接
FPGA与DDR3 SDRAM的有机整合将能够满足目前和下一代通信、网络以及数字信号处理系统的要求。
所属分类:
其它
发布日期:2020-08-04
文件大小:89kb
提供者:
weixin_38648309
基于DDR3存储器接口控制器IP核的视频数据处理
引言 与过去几代(DDR和DDR2)器件相比,DDR3存储器器件有了明显的进步。DDR3存储器系统可以大大提升各种数据处理应用的性能。为了充分利用和发挥DDR3存储器的优点,使用一个高效且易于使用的DDR3存储器接口控制器是非常重要的。视屏处理应用就是一个很好的示例,说明了DDR3存储器系统的主要需求以及在类似数据流处理系统中DDR3接口所需的特性。希望能给大家有个客观的认知。 视频处理系统将对于数据带宽的要求推高到了极致:系统可以处理越多的数据,就具有越高的性价比。视频聚合器和
所属分类:
其它
发布日期:2020-10-23
文件大小:184kb
提供者:
weixin_38677190
DDR3存储器接口控制器IP加速了数据处理应用
DDR3存储器系统可以大大提升各种数据处理应用的性能。然而,和过去几代(DDR和DDR2)器件相比,DDR3存储器器件有了一些新的要求。为了充分利用和发挥DDR3存储器的优点,使用一个高效且易于使用的DDR3存储器接口控制器是非常重要的。视屏处理应用就是一个很好的示例,说明了DDR3存储器系统的主要需求以及在类似数据流处理系统中DDR3接口所需的特性。
所属分类:
其它
发布日期:2020-10-19
文件大小:223kb
提供者:
weixin_38641561
EDA/PLD中的Altera 支持JEDEC DDR3 SDRAM标准的FPGA
Altera公司宣布,第一个在FPGA业界实现了对高性能DDR3存储器接口的全面支持。在最近通过的JESD79-3 JEDEC DDR3 SDRAM标准下,Altera Stratix:registered: III系列FPGA可以帮助设计人员充分发挥DDR3存储器的高性能和低功耗优势,这类存储器在通信、计算机和视频处理等多种应用中越来越关键。 这些应用处理大量的数据,需要对高性能存储器进行快速高效的访问。符合JESD79-3 JEDEC DDR3 SDRAM标准可满足DDR3存储器的1.5
所属分类:
其它
发布日期:2020-11-21
文件大小:52kb
提供者:
weixin_38506138
面向SoC的20 V输入、20 A解决方案
用于工业和汽车系统的先进SoC(片上系统)解决方案的功率预算不断增加。后续每一代SoC都会添加高功率需求器件并提高数据处理速度。这些器件需要可靠的功率,包括0.8 V(用于内核)、1.2 V和1.1 V(用于DDR3和LPDDR4)以及5V、3.3V和1.8V(用于外设和辅助元件)。 相比传统的PWM控制器和MOSFET所能提供的性能,先进SoC解决方案要求更高的性能。因此,SoC所需的解决方案必须更紧凑,具有更高的电流能力、更高的效率,更重要的是,出色的EMI性能。ADI的Powe
所属分类:
其它
发布日期:2021-01-20
文件大小:143kb
提供者:
weixin_38723810
Altera 支持JEDEC DDR3 SDRAM标准的FPGA
Altera公司宣布,个在FPGA业界实现了对高性能DDR3存储器接口的全面支持。在近通过的JESD79-3 JEDEC DDR3 SDRAM标准下,Altera Stratix:registered: III系列FPGA可以帮助设计人员充分发挥DDR3存储器的高性能和低功耗优势,这类存储器在通信、计算机和视频处理等多种应用中越来越关键。 这些应用处理大量的数据,需要对高性能存储器进行快速高效的访问。符合JESD79-3 JEDEC DDR3 SDRAM标准可满足DDR3存储器的1.5V低功
所属分类:
其它
发布日期:2021-01-19
文件大小:50kb
提供者:
weixin_38515270