注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EP4Ethernet.rar

  2. 接口为RGMII，测试器件为DE2-115开发板

  3. 所属分类：硬件开发

    • 发布日期：2021-02-07
    • 文件大小：7340032
    • 提供者：Kilig_0504

  1. 带啸叫检测与抑制的音频功率放大器

  2. 探讨了一种数字移频法啸叫检测与抑制音频功率放大实验测试系统设计方案,用来实现带啸叫检测与抑制音频功率放大.系统以FPGA为控制核心,通过数字移频技术实现啸叫抑制.借助DE2自带的WM8731实现对音频信号的数字采集和输出,利用FPGA内部NCO核实现数字移频,将移频后的数据流通过FIR带通滤波器以保留信号的有效成分.利用OPA134作为前段拾音电路主要放大器件、TPA3112D1作为功率放大器件,利用LCD显示啸叫频率,阐述了啸叫检测与抑制原理、系统软硬件架构以及基于带啸叫检测与抑制的音频功率放

  3. 所属分类：其它

    • 发布日期：2021-02-07
    • 文件大小：650240
    • 提供者：weixin_38702844

  1. 基于FPGA的可调信号发生器

  2. 摘要：基于FPGA的应用技术，采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为器件，设计了一种基于FPGA的新型可调信号发生器。通过QuartusⅡ软件及Vetilog HDL编程语言设计LPM_ROM模块定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能，该系统可产生正弦波、方波、三角波和锯齿波4种波形信号，并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试，实验证明，该可调信号发生器系统软件模拟数据和理论定制波形

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：564224
    • 提供者：weixin_38701407

  1. 基于 FPGA的音乐流水灯控制系统的设计

  2. 摘要：介绍一种基于 FPGA的音乐流水灯控制器, 采用硬件描述语言对其进行描述, 分别实现乐曲的播放和同步流水灯的闪烁。并构建一个 SOPC系统, 集成 LCD模块来显示实时音乐的音阶值和频率强度。在 A ltera公司的FPGA多媒体开发平台 DE2上进行实现。 　　FPGA是现场可编程门阵列的简称, 它既有门阵列器件的高度集成和通用性, 又有可编程逻辑器件用户可编程的灵活性。通过 FPGA实现音乐流水灯的控制, 实质上就是将不同音阶与特定频率的方波信号对应起来, 以方波信号驱动蜂鸣器发出音

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：317440
    • 提供者：weixin_38663113

  1. NEC电子面向中国市场推出14款仪表盘用8位微控制器

  2. 日前推出了14款适用于仪表盘表计显示的8位微控制器产品“78K0/Dx2”，即日起开始提供样片。 　　新产品中皆为全闪存的微控制器，集成了仪表盘周边的显示控制所需的各种功能，外部连接引脚封装分为80pin及64pin，闪存容量从24KB到60KB，共计14款产品。 　　新产品的样品价格，根据存储容量及外部引脚数不同而相异，以24KB闪存，2KBRAM，64pin的“78K0/DE2”为例，样品价格为400日元/个。计划从2010年10月开始量产，到2013年10月，预计14款产品合计产量将超

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：51200
    • 提供者：weixin_38502814

  1. 基于FPGA WSN轮询接入控制协议的研究

  2. 媒体接入控制（MAC）协议是连接物理链路和网络层直接的纽带，是保证网络高效通信的关键协议之一。根据无线传感器网络汇聚节点的工作特性，首次以FPGA（field programmable gate array）对轮询机制的接入控制协议进行了设计和实现。该设计充分利用FPGA的灵活性和可重构性的特点，采用硬件描述语言Verilog HDL和原理图相结合的方法，使用QuartusⅡ8.0进行综合和布线，在DE2开发板上进行测试。该设计具有实时性好、可靠性高、可移植性强等特点，能够有效减小传输时延，提高

  3. 所属分类：其它

    • 发布日期：2021-01-14
    • 文件大小：1048576
    • 提供者：weixin_38732277

  1. Open-Source-FPGA-Bitcoin-Miner:适用于Altera和Xilinx FPGA的Bitcoin Miner的完全开源实现。 该项目希望促进基于FPGA的挖掘解决方案的自由开放开发，并确保整个比特币项目的未来。 Te

  2. 开源FPGA比特币矿工 版权所有（C）2011 参见LICENSE.txt 目的 促进基于FPGA的比特币挖掘解决方案的自由开放开发。 项目状态 该项目功能齐全，可以在Pool和Solo中挖掘比特币。 它还支持Namecoins。 当前性能： Terasic DE2-115开发板上的109 MHash / s 注意：随附的默认配置文件和源文件是为50 MHash / s的性能（降频）而构建的。 如果您没有提供适当的散热解决方案，这是为了防止损坏您宝贵的芯片。 贡献者 这些人为增强和促

  3. 所属分类：其它

    • 发布日期：2021-03-25
    • 文件大小：15728640
    • 提供者：weixin_42120550
« 1 2 ... 25 26 27 28 29 30»