注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 全数字锁相环包括ＤＰＤ，ＤＬＦ，ＤＣＯ．-DPLL

  2. 全数字锁相环,包括ＤＰＤ，ＤＬＦ，ＤＣＯ．-DPLL, including the DPD, DLF, the making

  3. 所属分类：硬件开发

    • 发布日期：2009-05-12
    • 文件大小：89088
    • 提供者：dakunhui1

  1. 新型高品质变频电源的设计

  2. ：介绍一种基于Fuzzy－DPLL复合控制方式的逆变控制器，它具有快的动态性能、高精度稳态性能及高可靠性的特点。

  3. 所属分类：专业指导

    • 发布日期：2009-08-10
    • 文件大小：295936
    • 提供者：weiran12358

  1. dpll锁相环设计代码

  2. dpll设计代码及基本原理，深入理解锁相环的工作原理，并提供代码

  3. 所属分类：专业指导

    • 发布日期：2010-08-31
    • 文件大小：990
    • 提供者：neptune347

  1. 基于DPLL的混合遗传算法求解SAT问题’

  2. 基于“聚类排序选择”优化遗传算法求解SAT问题时，引入交叉算子和变异算子，并根据适应度函数及问题本 身特性，调节阅值艿，生成新的种群聚类。这种遗传算法有效地抑制了算法的延迟收敛，从而保证了为可满足性公式能够 快速找到一个可满足性指派。同时，在遗传算法中引入了DPLL算法，对部分变元进行消解，提高了算法的求解效率。相 关的实验数据表明，本算法的性能明显优于同类算法。

  3. 所属分类：其它

    • 发布日期：2010-11-29
    • 文件大小：415744
    • 提供者：tinaxieting1016

  1. 硬件描述语言VHDL的DPLL

  2. :叙述了全数字锁相环的工作原理,提出了应 用VHDL 技术设计全数字锁相环的方法,并用复杂 可编程逻辑器件CPLD 予以实现,给出了系统主要 模块的设计过程和仿真结果。

  3. 所属分类：硬件开发

    • 发布日期：2011-07-31
    • 文件大小：187392
    • 提供者：jintangli0205

  1. 基于FPGA的DPLL实现资料

  2. 基于FPGA的DPLL实现，收集了10来篇的论文，大家一起欣赏下

  3. 所属分类：硬件开发

    • 发布日期：2011-09-19
    • 文件大小：2097152
    • 提供者：wolinxuebin

  1. Fuzzy调功DPLL锁相控制的感应加热电源研究

  2. Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究,Fuzzy调功DPLL锁相控制的感应加热电源研究

  3. 所属分类：硬件开发

    • 发布日期：2011-10-30
    • 文件大小：3145728
    • 提供者：devpearl110

  1. dpll数字锁相环

  2. 利用verilog开发的数字锁相环。主要用于学习理解PLL，适用于初学者

  3. 所属分类：硬件开发

    • 发布日期：2011-12-02
    • 文件大小：667648
    • 提供者：ronglijun12

  1. 可满足性问题DPLL算法研究

  2. 本论文的贡献在于总结和分析了那些推动SA=r问题发展的最主要的启发式 算法和技术，并在此基础上提出了两点创新。其一，提出了一种新的正f剐燕理技 术：对称扩展的一元子旬推导。与传统的一元子句推导技术相比，本文的方法通 过在一元子句推导过程中添加对称的蕴涵关系从而能够推导出更多的一元子句。 基于这项技术本文实现了一个可满足性问题预处理器Snowball。实验结果验证了 这项新的正向推理技术的有效性，并表明该预处理器Snowball能够有效地化简 SAT问题的规模并减少解决SAT问题的时间，特别是对

  3. 所属分类：专业指导

    • 发布日期：2011-12-25
    • 文件大小：1048576
    • 提供者：s_clover

  1. 基于SystemC的数字锁相环（源代码）

  2. 包括dpll.cpp dpll.h dpll_main.cpp driver.cpp driver.h,其中dpll.cpp、dpll.h定义和实现了DPLL的全部功能，driver.cpp、driver.h定义和实现了激励源输出波，dpll_main.cpp实现了模块实例化调用，输出VCD波形文件

  3. 所属分类：其它

    • 发布日期：2012-02-14
    • 文件大小：2048
    • 提供者：dcsnowleeeff

  1. DPLL介绍与matlab仿真

  2. DPLL详细过程PPT介绍与matlab上的仿真

  3. 所属分类：专业指导

    • 发布日期：2014-05-14
    • 文件大小：69632
    • 提供者：shuiyi0604

  1. 基于DPLL的SAT算法的研究及应用

  2. .基于 DPLL 的完备性 SAT 算法研究 （1）预处理：将公式转换为对应的CNF （2）加速搜索的一些启发式策略： BCP（Boolean Constraint Propagation，布尔约束传播）、变量决策策略、冲突分析、子句学习、回溯机制 （3）子句删除机制 （4）随机重启动机制

  3. 所属分类：其它

    • 发布日期：2017-12-20
    • 文件大小：2097152
    • 提供者：zyk1060513882

  1. 数字锁相环的MATLAB仿真源码

  2. 附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL

  3. 所属分类：嵌入式

    • 发布日期：2009-01-21
    • 文件大小：1024
    • 提供者：zyshitou

  1. 数字锁相环DPLL matlab 仿真代码

  2. 原版代码，可以运行。供做DPLL研究开发的朋友们参考借鉴。

  3. 所属分类：硬件开发

    • 发布日期：2019-01-24
    • 文件大小：1024
    • 提供者：xdton

  1. 基于FPGA的DDS+DPLL跳频信号源设计

  2. 针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：430080
    • 提供者：weixin_38696458

  1. 基于FPGA的提取位同步时钟DPLL设计

  2. 在数字通信系统中，同步技术是非常重要的，而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准的同步时钟。位同步的目的是使每个码元得到最佳的解调和判决。位同步可以分为外同步法和自同步法两大类。一般而言，自同步法应用较多。外同步法需要另外专门传输位同步信息。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：964608
    • 提供者：weixin_38706951

  1. EDA/PLD中的基于FPGA的提取位同步时钟DPLL设计

  2. 在数字通信系统中，同步技术是非常重要的，而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准的同步时钟。位同步的目的是使每个码元得到最佳的解调和判决。位同步可以分为外同步法和自同步法两大类。一般而言，自同步法应用较多。外同步法需要另外专门传输位同步信息。自同步法则是从信号码元中提取其包含的位同步信息。自同步法又可以分为两种，即开环同步法和闭环同步法。开环法采用对输入码元做某种变换的方法提取位同步

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：391168
    • 提供者：weixin_38632916

  1. Sudoku:DPLL SAT求解器应用于Sudoku-源码

  2. 数独 DPLL SAT求解器应用于Sudoku

  3. 所属分类：其它

    • 发布日期：2021-03-14
    • 文件大小：8192
    • 提供者：weixin_42139460

  1. 基于FPGA的提取位同步时钟DPLL设计

  2. 在数字通信系统中，同步技术是非常重要的，而位同步是基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准的同步时钟。位同步的目的是使每个码元得到的解调和判决。位同步可以分为外同步法和自同步法两大类。一般而言，自同步法应用较多。外同步法需要另外专门传输位同步信息。自同步法则是从信号码元中提取其包含的位同步信息。自同步法又可以分为两种，即开环同步法和闭环同步法。开环法采用对输入码元做某种变换的方法提取位同步信息。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：552960
    • 提供者：weixin_38680475

  1. DPLLSAT:用OCaml编写的简单DPLL SAT求解器，用于证明CNF子句形式的命题公式不令人满意-源码

  2. DPLLSAT:用OCaml编写的简单DPLL SAT求解器，用于证明CNF子句形式的命题公式不令人满意

  3. 所属分类：其它

    • 发布日期：2021-04-01
    • 文件大小：6144
    • 提供者：weixin_42109178
« 12 3 4 »