半字节模式的DRAM如图1所示，在DRAM的输出缓冲器部位设计了4字（word）锁存器。通过这个锁存器，对于起始地址的砝字数据，可以不赋予列地址而进行迮续的输出。只要认为这正好类似于管线突发式SRAM的突发传输模式即可，图2表示半字节模式DRAM的操作。 　　图1  半字节DRAM的思路 　　图2  半字节模式 　　由于地址的顺序（相当于管道突发式SRAM的突发序列）是固定的以及只能处理4字数据从而存在较大的局限等原因，使得该模式没有像页模式／快速翻页模式那样得到普及。 　　现在具

观察对DRAM单元的访问方式即可明白，在多路复用地址以及读操作之前必须进行预充电，以及利用读出放大器进行放大等，所以不太擅长随机访问。但是，在实际中的存储器访问中，持续访问连续的区域是很常见的，而且在安装了高速缓冲存储器的情况下，由于高速缓冲存储器与主存储器（一般以DRAM构成）之间的传输是以块为单位进行的传输。所以，完全的随机访间是罕见的，大多是连续的区域或某狭窄的区域被集中访问。因此，着重设计了在DRAM端可连续访问已确定区域的机制。  　　以前访问模式具有页模式、静态列模式和半字节（nib