您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的卷积码+QPSK的中频调制解调系统的FPGA实现

  2. 摘要:提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率小于10 -5的数据传输。    关键词:卷积编码 Viterbi译码 QPSK FPGA在无线数据传输中,由于信道中的噪声干扰,在接收端会引入一定的误码率(Bit Error Rate,BER)。高质量的数据业务要求较低的BER。为了达到较低的BER,经常采用信道编码技术。卷积编码和Viterbi
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:87040
    • 提供者:weixin_38682254