注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的PAL器件的基本结构

  2. PAL器件的构成原理以逻辑函数的最简与或式为主要依据，其基本结构如图1所示。在PAL器件的两个逻辑 阵列中，与阵列可编程，用来产生函数最简与或式中所必需的乘积项。因为它不是全译码结构，所以允许 器件有多个输人端。PAL器件的或阵列不可编程，它完成对指定乘积项的或运算，产生函数的输出。例如，图1所示的与阵列有4个输入端，通过编程允许产生10个乘积项。或阵列由4个四输人或门组成，每个或门允许输人4个乘积项，或阵列的每个输出端可以输出任意4个或少于4个乘积项的四变量组合逻辑函数。 图1 PAL器件的

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：94kb
    • 提供者：weixin_38719540

  1. EDA/PLD中的可编程逻辑器件PLD表示方法

  2. 由于可编程逻辑器件的阵列结构特点，用以前所习惯的逻辑函数表示方法难以描述其内部电路，因此在 PLD中提出了一些新的逻辑约定。这些逻辑约定使PLD芯片内部的配置和逻辑图一一对应，并能把逻辑图与 真值表密切结合，构成一种紧凑而易于识读的形式。下面给出PLD的有关逻辑约定。 　　（1）输入缓冲单元 　　PLD的输入缓冲单元由若干个缓冲器组成，每个缓冲器产生该输入变量的原变量和反变量，其逻辑表示方 法如图1所示，图中B＝A，C=A。 　　（2）与门和或门 　　PLD中的两种基本逻辑阵列：与阵列和

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：93kb
    • 提供者：weixin_38688371

  1. EDA/PLD中的可编程逻辑器件的基本结构

  2. 可编程逻辑器件PLD的基本结构如图1所示。由图可见，PLD器件由输入控制电路、与阵列、或阵列及输出控制电路组成。在输人控制电路中，输人信号经过输入缓冲单元产生每个输入变量的原变量和反变量，并作为与阵列的输入项。与阵列由若干个与门组成，输入缓冲单元提供的各输入项被有选择地连接到各个与门输入端，每个与门的输出则是部分输入变量的乘积项。各与门输出又作为或阵列的输入，这样或阵列的输出就是输人变量的与或形式。输出控制电路将或阵列输出的与或式通过三态门、寄存器等电路，一方面产生输出信号，另一方面作为反馈信号

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：51kb
    • 提供者：weixin_38500607

  1. EDA/PLD中的现场可编程逻辑器件FPGA的基本结构

  2. 1．查找表的结构奸原理 　　采用查找表（Look－Up-Table）结构的PLD芯片称为FPGA，查找表简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输人的LUT，所以每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或HDL语言描述一个逻辑电路后，FPCA开发软件会自动计算逻辑电 路的所有可能的结果，并把结果事先写人RAM，这样，每输人一个信号进行逻辑运算就等于输人一个地址 进行查表，找出地址对应的内容，然后输出即可。表1所示为一个4输人与门的例子。

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：371kb
    • 提供者：weixin_38643307

  1. EDA/PLD中的PAL的输出和反馈结构

  2. 1．专用输出的基本门阵列结构 　　专用输出结构如图1所示，组合逻辑宜采用这种结构。图中的输出部分采用或非门，因而也称这种结构为 输出低电平有效。若输出采用或门，则称为高电平有效器件；若将输出部分的或非门改为互补输出的或门 ，则称为互补输出器件。 图1 专用输出结构 　　2．可编程I/O结构 　　可编程I/O结构如图2所示。其中最上面一个与门所对应的乘积项用于选通三态缓冲器。如果编程时使此 乘积项为“0”，即将该与门的所有输人项全部接通，则三态缓冲器保持高阻状态，这时对应的I/O引脚就 可

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：218kb
    • 提供者：weixin_38629449

  1. EDA/PLD中的复杂可编程逻辑器件CPLD的基本结构

  2. 1．基于乘积项的CPLD结构 　　CPLD的结构是基于乘积项（Product－Term）的，现在以Xilinx公司的XC9500XL系列芯片为例介绍CPLD的 基本结构，如图1所示，其他型号CPLD的结构与此非常类似。 　　CPLD可分为3部分：功能模块（Function Block）、快速互连矩阵（FastCONNECT Ⅱ Switch Matrix）和I/O控制模块。每个功能模块包括可编程与阵列、乘积项分配器和18个宏单元，功能模块的结 构如图2所示。快速互连矩阵负责信号传递，连接所有

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：253kb
    • 提供者：weixin_38709312

  1. EDA/PLD中的基于可编程逻辑器件的数字电路设计

  2. 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)可以对其进行编程，从而实现特定的逻辑功能。可编程逻辑器件自20世纪70年代初期以来经历了从PROM，PLA，PAL，GAL到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面都有很大的改进和提高。 　　随着数字集成电路的不断更新和换代，特

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：203kb
    • 提供者：weixin_38522029

  1. EDA/PLD中的可编程逻器件应用SRLC 16

  2. 在Xilinx的FPGA中，4输入的查找表可以配置成一个16位的移位寄存器来使用。这对于一些移位寄存器应用很多的场合，可有效地提高资源的利用率，节省逻辑资源。本节将会以4输入的查找表为例，详细介绍SRLC16的应用。对于更多输入的查找表，如Virtex－5的6输入查找表可以实现SRLC32，原理同SRLC16一样。SRLC16是Xilinx在FPGA独有的一种资源。 　　4输入查找表实现的SRLC16的基本结构如图1所示。移位寄存器的输入可以是SHIFTIN或是DI，4位地址可以选择内部的16

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：144kb
    • 提供者：weixin_38696196

  1. EDA/PLD中的Spartan-3器件结构描述

  2. Spartan-3的逻辑结构和布局如图所示。 　　图 Spartan-3的逻辑结构和布局 　　从图中可以直观地看出，Spartan-3主要由可配置逻辑块(Configurable Logic Blocks，CLB)、可编程输入／输出模块(InputiOutput Blocks，IOB)、数字时钟管理器(Digital Clock Manager，DOM)、块存储器(Block RAM)及乘法器模块(Multiplier)等基本模块构成。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：83kb
    • 提供者：weixin_38709511

  1. EDA/PLD中的可编程逻辑器件在高准确度A／D转换器中的应用

  2. 1　引　言　　　　可编程逻辑器件（PLD）是当今国际上流行的新一代数字系统逻辑器件。它主要是一种“与－或”两级式结构器件，除了具有高速度、高集成度性能之外，其最大的特点就是用户可定义其逻辑功能。因此PLD能够适应各种需求，大大简化系统设计，缩小系统规模，提高系统可靠性，受到广大工程技术人员的青睐。　　　　可编程逻辑器件种类繁多，性能各异，主要有以下几种基本类型：可编程只读存储器（PROM），现场可编程逻辑阵列（FPLA），编程阵列逻辑（PAL），通用阵列逻辑（GAL）。通用阵列逻辑GAL（Gen

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：71kb
    • 提供者：weixin_38569109

  1. EDA/PLD中的用MAX＋PLUSⅡ开发Altera CPLD

  2. 【摘　要】介绍利用MAX＋PLUSⅡ软件对Altera公司的CPLD进行图形设计、编译以及在系统编程的基本方法和步骤。 　　【关键词】MAX＋PLUSⅡ软件,CPLD,在线编程 1　引　言　　Altera公司是世界三大CPLD／FPGA厂家之一,它的器件能达到最高的性能和集成度,不仅仅因为采用了先进的工艺和全新的逻辑结构,还在于它提供了现代化的设计工具——MAX＋PLUSⅡ可编程逻辑开发软件,该软件是Altera公司推出的第三代PLD开发系统。它提供了一种与结构无关的设计环境,使Altera

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：139kb
    • 提供者：weixin_38728183