您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的基于FPGA技术高频疲劳试验机控制器的设计

  2. 1 简介   现场可编程门阵列FPGA(FieldProgrammable Gate Array)是美国Xilinx公司于1984年首先开发的一种通用型用户可编程器件。FPGA既具有门阵列器件的高集成度和通用性,又有可编程逻辑器件用户可编程的灵活性。   FPGA由可编程逻辑单元阵列、布线资源和可编程的I/O单元阵列构成,一个FPGA包含丰富的逻辑门、寄存器和I/O资源。一片FPGA芯片就可以实现数百片甚至更多个标准数字集成电路所实现的系统。   FPGA的结构灵活,其逻辑单元、可编程内部
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:83kb
    • 提供者:weixin_38656374
  1. EDA/PLD中的从硬件角度讨论FPGA开发框架

  2. FPGA采用了逻辑单元阵列概念,内部包括可配置逻辑模块、输出输入模块和内部连线三个部分。每一块FPGA芯片都是由有限多个带有可编程连接的预定义源组成来实现一种可重构数字电路。     长久以来新型FPGA的功能和性能已经为它们赢得系统中的核心位置,成为许多产品的主要数据处理引擎。     鉴于FPGA在如此多应用中的重要地位,采取正式且注重方法的开发流程来处理FPGA设计比以往更加重要。该流程旨在避免开发周期后期因发现设计缺陷而不得不进行费时费钱的设计修改,而且该缺陷还可能对项目进度计划、成
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:132kb
    • 提供者:weixin_38704386
  1. EDA/PLD中的基于FPGA的多按键状态识别系统设计方案

  2. 1 引言   按键作为普通的输入外设,在仪器仪表工业设备和家用电器中得到广泛应用。目前,按键输入电路Ⅲ主要有2种:一种是非扫描方式可以判断多键状态(允许多键同时动作),但是不适用于大量按键情况,所需I/0端口多;另一种是扫描阵列方式,适用于大量按键,但不能多键同时动作。因此,需要开发一种既适合大量按键又适合多键同时动作,并能节省单片机(MCU)的口线资源的多按键状态识别系统。这里提出一种利用FPGA的I/0端口数多和可编程的特点,采用VHDL语言的多按键状态识别系统,实现识别60个按键自由操作
  3. 所属分类:其它

    • 发布日期:2020-11-06
    • 文件大小:260kb
    • 提供者:weixin_38693084
  1. EDA/PLD中的可编程阵列逻辑

  2. 可编程阵列逻辑(PAL)是一种与项可编程、或项固定结构的可编程结构,为能方便实现各种逻辑功能,其输出结构通常有多种结构,并且每种结构有一类器件与之相对应,下面是组合逻辑电路中常用的几种输出结构:   PAL的输出结构   固定输出结构   固定输出结构是可编程器件中最简单的输出结构,其输出就是或阵列的输出,其可以实现简单的组合逻辑电路的功能,如下图所示:   异步I/O输出结构   上面简单的固定输出结构只能实现简单的组合逻辑功能,如果希望实现其输出端既可以当输入使用,又可以作为输
  3. 所属分类:其它

    • 发布日期:2020-11-05
    • 文件大小:134kb
    • 提供者:weixin_38637665
  1. EDA/PLD中的针对BGA封装可编程逻辑器件设计的低成本布板技术

  2. BGA封装概述   为了满足不断变化的市场标准和更短的产品上市时间,可编程逻辑器件(PLD)越来越广泛地应用于电路板和系统设计中。使用可编程逻辑器件能够加快产品上市时间,并且相对于特定应用集成电路(ASIC)和特定应用标准产品(ASSP)而言,具有更大的设计灵活性。可编程逻辑器件因其新的产品架构具有降低功耗、新的封装选择和更低的单片成本的特点,从而为许多产品(如手持设备)所采用。典型的可编程逻辑器件应用包括:上电时序、电平转换、时序控制、接口桥接、I/O扩展和分立逻辑功能。   日益复杂的系
  3. 所属分类:其它

    • 发布日期:2020-11-05
    • 文件大小:185kb
    • 提供者:weixin_38576922
  1. EDA/PLD中的基于FPGA 的卫星便携站的同步数字复接器的设计

  2. 在便携式数字卫星通信系统中,为了扩大传输容量和提高传输效率,满足同时传输几种业务的需求,通常采用时分复用的方法,将若干个低速数字码流按一定格式合并成一个高速数据码流,以便在一条信道中传输,使各个业务信号互相不产生干扰,实现此功能的设备就是数字复接系统。   便携式卫星通信,要求实现平台集成度高、速度快、功耗小、体积小和成本低。现场可编程门阵列(FPGA) 在结构上由逻辑功能块排列为阵列,并由可编程的内部连线连接这些功能块,来实现一定的逻辑功能。特别适合上述要求的产品开发与小批量生产。   F
  3. 所属分类:其它

    • 发布日期:2020-11-03
    • 文件大小:222kb
    • 提供者:weixin_38571759
  1. EDA/PLD中的基于FPGA 与VHDL 的微型打印机的驱动设计

  2. 摘  要:为了取代传统利用单片机驱动微型打印机,使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 设计驱动打印机的硬件控制电路,并正确控制微型打印机的工作时序。软件使用硬件描述语言VH DL 实现对微型打印机的时序控制,并通过Quar tus  软件平台下载到FPGA 调试通过,证明该方法行之有效,完全可以取代传统利用单片机来驱动微型打印机,且抗干扰性好,可靠性高,具有较强的可移植性。   0   引  言   FPGA 即现场可编程逻辑阵列。是在CPLD 的基础上发展起来
  3. 所属分类:其它

    • 发布日期:2020-11-03
    • 文件大小:292kb
    • 提供者:weixin_38752907
  1. EDA/PLD中的PAL器件的基本结构

  2. PAL器件的构成原理以逻辑函数的最简与或式为主要依据,其基本结构如图1所示。在PAL器件的两个逻辑 阵列中,与阵列可编程,用来产生函数最简与或式中所必需的乘积项。因为它不是全译码结构,所以允许 器件有多个输人端。PAL器件的或阵列不可编程,它完成对指定乘积项的或运算,产生函数的输出。例如,图1所示的与阵列有4个输入端,通过编程允许产生10个乘积项。或阵列由4个四输人或门组成,每个或门允许输人4个乘积项,或阵列的每个输出端可以输出任意4个或少于4个乘积项的四变量组合逻辑函数。 图1 PAL器件的
  3. 所属分类:其它

    • 发布日期:2020-11-13
    • 文件大小:94kb
    • 提供者:weixin_38719540
  1. EDA/PLD中的可编程逻辑器件PLD表示方法

  2. 由于可编程逻辑器件的阵列结构特点,用以前所习惯的逻辑函数表示方法难以描述其内部电路,因此在 PLD中提出了一些新的逻辑约定。这些逻辑约定使PLD芯片内部的配置和逻辑图一一对应,并能把逻辑图与 真值表密切结合,构成一种紧凑而易于识读的形式。下面给出PLD的有关逻辑约定。   (1)输入缓冲单元   PLD的输入缓冲单元由若干个缓冲器组成,每个缓冲器产生该输入变量的原变量和反变量,其逻辑表示方 法如图1所示,图中B=A,C=A。   (2)与门和或门   PLD中的两种基本逻辑阵列:与阵列和
  3. 所属分类:其它

    • 发布日期:2020-11-13
    • 文件大小:93kb
    • 提供者:weixin_38688371
  1. EDA/PLD中的可编程逻辑器件的基本结构

  2. 可编程逻辑器件PLD的基本结构如图1所示。由图可见,PLD器件由输入控制电路、与阵列、或阵列及输出控制电路组成。在输人控制电路中,输人信号经过输入缓冲单元产生每个输入变量的原变量和反变量,并作为与阵列的输入项。与阵列由若干个与门组成,输入缓冲单元提供的各输入项被有选择地连接到各个与门输入端,每个与门的输出则是部分输入变量的乘积项。各与门输出又作为或阵列的输入,这样或阵列的输出就是输人变量的与或形式。输出控制电路将或阵列输出的与或式通过三态门、寄存器等电路,一方面产生输出信号,另一方面作为反馈信号
  3. 所属分类:其它

    • 发布日期:2020-11-13
    • 文件大小:51kb
    • 提供者:weixin_38500607
  1. EDA/PLD中的复杂可编程逻辑器件CPLD的基本结构

  2. 1.基于乘积项的CPLD结构   CPLD的结构是基于乘积项(Product-Term)的,现在以Xilinx公司的XC9500XL系列芯片为例介绍CPLD的 基本结构,如图1所示,其他型号CPLD的结构与此非常类似。   CPLD可分为3部分:功能模块(Function Block)、快速互连矩阵(FastCONNECT Ⅱ Switch Matrix)和I/O控制模块。每个功能模块包括可编程与阵列、乘积项分配器和18个宏单元,功能模块的结 构如图2所示。快速互连矩阵负责信号传递,连接所有
  3. 所属分类:其它

    • 发布日期:2020-11-13
    • 文件大小:253kb
    • 提供者:weixin_38709312
  1. EDA/PLD中的基于TPS6211X的FPGA高效电源设计

  2. 1 前言   随着ARM微处理器技术和现场可编程逻辑阵列技术(FPGA)的发展及其在手持式设备中的应用,手持式设备低功耗、微型化的要求越来越高。作为必然趋势,节能将是未来手持式电子设备的必然特性,但是高效率和节能是一对矛盾,虽然作为手持设备能量来源的锂电池的容量越来越大,但随着功能的完善,手持设备的总功耗也在不断增加,而锂电池容量的能量体积比是有限的,这就要求不断提高电源器件的转换效率和改善电源管理方案。   在手持设备中,为了获得较高的总功率,很多系统的电池电压都在7 V之上,如7.2 V
  3. 所属分类:其它

    • 发布日期:2020-11-11
    • 文件大小:376kb
    • 提供者:weixin_38514732
  1. EDA/PLD中的基于FPGA的多按键状态识别系统设计

  2. 1 引言   按键作为普通的输入外设,在仪器仪表工业设备和家用电器中得到广泛应用。目前,按键输入电路Ⅲ主要有2种:一种是非扫描方式可以判断多键状态(允许多键同时动作),但是不适用于大量按键情况,所需I/0端口多;另一种是扫描阵列方式,适用于大量按键,但不能多键同时动作。因此,需要开发一种既适合大量按键又适合多键同时动作,并能节省单片机(MCU)的口线资源的多按键状态识别系统。这里提出一种利用FPGA的I/0端口数多和可编程的特点,采用VHDL语言的多按键状态识别系统,实现识别60个按键自由操作
  3. 所属分类:其它

    • 发布日期:2020-11-10
    • 文件大小:304kb
    • 提供者:weixin_38711333
  1. EDA/PLD中的基于FPGA技术的多按键状态识别系统设计

  2. 1 引言   按键作为普通的输入外设,在仪器仪表工业设备和家用电器中得到广泛应用。目前,按键输入电路Ⅲ主要有2种:一种是非扫描方式可以判断多键状态(允许多键同时动作),但是不适用于大量按键情况,所需I/0端口多;另一种是扫描阵列方式,适用于大量按键,但不能多键同时动作。因此,需要开发一种既适合大量按键又适合多键同时动作,并能节省单片机(MCU)的口线资源的多按键状态识别系统。这里提出一种利用FPGA的I/0端口数多和可编程的特点,采用VHDL语言的多按键状态识别系统,实现识别60个按键自由操作
  3. 所属分类:其它

    • 发布日期:2020-11-10
    • 文件大小:226kb
    • 提供者:weixin_38607195
  1. EDA/PLD中的基于FPGA的行间转移面阵CCD驱动电路设计

  2. 摘要:针对Kodak公司的前照明行间转移型面阵CCD KAI-0340,对其驱动要求进行详细的分析,设计满足CCD所需偏置电压的供电模块;搭建CCD时序脉冲驱动器电路;利用Xilinx公司的可编程逻辑器件XC2S150来设计CCD的驱动时序。实验表明,设计的CCD驱动电路可以满足CCD KAI-0340的各项驱动要求。   1、引言   电荷耦合器件(CCD)是一种光电转换式图像传感器,它将图像信号直接转换成电信号。由于 CCD 具有集成度高、低功耗、低噪声、测量精度高、寿命长等诸多优点,因
  3. 所属分类:其它

    • 发布日期:2020-11-09
    • 文件大小:296kb
    • 提供者:weixin_38653664
  1. EDA/PLD中的可编程逻辑器件PLA乘积项阵列

  2. PLA可编程逻辑阵列的特点是具有可编程的“与”门阵列和“或”门阵列。PAL的可编程阵列逻辑只有“与”门阵列是可编程的,而“或”门阵列是固定的,即不可以编柙 困此PLA结构可以提供更多的共享通道资源,对设计者来说可以节省更多的逻辑资源。用同样规模的器件,可以实现更多的逻辑设计,从而有效地降低成本.    例如,为了实现X=A&B#C和Y=A&B#!C逻辑结构,在PAL和PLA的逻辑阵列中所伙用的资源完全不同,如图1所示。    每个功能杖块内包含-个40×56的PLA阵列,如图2所示.来自功能摸块
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:122kb
    • 提供者:weixin_38610657
  1. EDA/PLD中的Altera发布高端可编程逻辑器Stratix III系列

  2. Altera公司发布Stratix III FPGA系列,该系列具有高密度高性能可编程逻辑器件中最低的功耗。Stratix III FPGA采用了TSMC的65nm工艺技术,其突破性创新包括硬件体系结构提升和Quartus II软件改进,与前一代Stratix II器件相比,这些新特性使功耗降低了50%,性能提高了25%,密度是其两倍。   Altera Stratix III FPGA的两种新技术大大降低了功耗,同时达到了高性能要求。Altera创新的可编程功耗技术降低了功耗,针对设计中需要的
  3. 所属分类:其它

    • 发布日期:2020-11-29
    • 文件大小:69kb
    • 提供者:weixin_38726712
  1. EDA/PLD中的Altera发布高端功耗最低Stratix III FPGA系列

  2. Altera公司发布Stratix:registered: III FPGA系列,该系列具有业界高密度高性能可编程逻辑器件中最低的功耗。Stratix III FPGA采用了TSMC的65nm工艺技术,其突破性创新包括硬件体系结构提升和Quartus:registered: II软件改进,与前一代Stratix II器件相比,这些新特性使功耗降低了50%,性能提高了25%,密度是其两倍。      Altera:registered: Stratix III FPGA的两种新技术大大降低了功
  3. 所属分类:其它

    • 发布日期:2020-11-28
    • 文件大小:65kb
    • 提供者:weixin_38675746
  1. EDA/PLD中的可编程逻辑器件在高准确度A/D转换器中的应用

  2. 1 引 言    可编程逻辑器件(PLD)是当今国际上流行的新一代数字系统逻辑器件。它主要是一种“与-或”两级式结构器件,除了具有高速度、高集成度性能之外,其最大的特点就是用户可定义其逻辑功能。因此PLD能够适应各种需求,大大简化系统设计,缩小系统规模,提高系统可靠性,受到广大工程技术人员的青睐。    可编程逻辑器件种类繁多,性能各异,主要有以下几种基本类型:可编程只读存储器(PROM),现场可编程逻辑阵列(FPLA),编程阵列逻辑(PAL),通用阵列逻辑(GAL)。通用阵列逻辑GAL(Gen
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:71kb
    • 提供者:weixin_38569109
  1. EDA/PLD中的CPLD在高速数据采集系统中的应用

  2. 摘要:CPLD在高速数据采集系统中的应用。介绍了高速数据采集系统的整体框架,分析了其中的通用部分;ALTERA公司推出的MAX7000系列产品的特点及其开发软件MAX+PLUSII;根据高速数据采集系统的需要,以VHDL语言的形式介绍了由MAX7000系列产品构成的地址发生器、数据总线控制器和ISA总线接口,指出了在设计过程中要注意的问题。 关键词:CPLD 高速数据采集系统 ISA总线接口 CPLD是复杂的PLD,专指那些集成规模大于1000门以上的可编程逻辑器件。它由与阵列、或阵列、输入
  3. 所属分类:其它

    • 发布日期:2020-12-08
    • 文件大小:124kb
    • 提供者:weixin_38612648
« 12 »