您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的基于FPGA的通用位同步器设计方案(二)

  2. 2.2 模块详细设计   2.2.1 内插滤波器设计   内插滤波器是完成算法的核心,它根据内插参数实时计算最佳判决点的内插值,即:      式中:mk 为内插滤波器基点索引,决定输入序列中哪些采样点参与运算,它由插值时刻kTi 确定;μk 为误差间隔,决定了内插滤波器的冲激响应系数[1].kTi 和μk 的信息由内部控制器反馈回来。   本设计的内插滤波器采用基于4 点分段抛物线多项式的Farrow结构实现。将式(1)变换为拉格朗日多项式,即令:      根据式(2)和(3)
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:250kb
    • 提供者:weixin_38752459