点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - EDA/PLD中的基于FPGA的SDRAM控制器设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
EDA/PLD中的基于VHDL的SDRAM控制器的实现
在高速实时或者非实时信号处理系统当中,使用大容量存储器实现数据缓存是一个必不可少的环节,也是系统实现中的重点和难点之一。SDRAM(同步动态随机访问存储器)具有价格低廉、密度高、数据读写速度快的优点,从而成为数据缓存的首选存储介制裁。但是SDRAM存储体结构与RAM有较大差异,其控制时序和机制也较复杂,限制了SDRAM的使用。目前,虽然一些能家长微处理器提供了和SDRAM的透明接口,但其可扩展性和灵活性不够,难以满足现实系统的要求,限制了SDRAM的使用。 在详细阐读SDRAM数据文档的前
所属分类:
其它
发布日期:2020-10-21
文件大小:245kb
提供者:
weixin_38632488
EDA/PLD中的基于FPGA的三端口非透明型SDRAM控制器
摘 要:本文采用Altera 公司的Stratix 系列FPGA 实现了一个三端口非透明型SDRAM 控 制器,该控制器面向用户具有多个端口,通过轮换优先级的设计保证了多个端口平均分配 SDRAM的带宽且不会降低传输速率。将访问SDRAM空间虚拟成一个简单的访问三口RAM 的操作,采用乒乓的DMA 传输机制大大提高了数据传输的带宽和效率。 1 引言 SDRAM 具有存储容量大、速度快、成本低的特点,因此广泛应用于雷达信号处理等需 要海量高速存储的场合,但是SDRAM 的操作相对复杂,
所属分类:
其它
发布日期:2020-11-08
文件大小:133kb
提供者:
weixin_38734492
EDA/PLD中的基于FPGA的SDRAM控制器设计
1 引 言 SDRAM的特点是大容量和高速度。其单片容量可达256Mb或更高,工作速度可达100~200MHz以上,但是其控制方式比EDO/FP DRAM复杂得多。目前,许多嵌入式设备的大容量存储器都采用SDRAM来实现。在设计中采用SDRAM存储器时,大多都是用专用芯片完成其控制电路。但是,当我们对SDRAM存储器进行特殊应用时,就需要自己设计控制电路了。 我们知道,显示器在显示文字或图形时,显示器在帧频、行频、彩色视频信号的控制下,控制电子束顺序地从上到下,从左到右逐行扫描。而这些显示
所属分类:
其它
发布日期:2020-12-08
文件大小:118kb
提供者:
weixin_38682076
EDA/PLD中的使用Verilog实现基于FPGA的SDRAM控制器
摘 要:介绍了SDRAM的特点和工作原理,提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词:SDRAM;控制器;Verilog;状态机 引言--- 在基于FPGA的图象采集显示系统中,常常需要用到大容量、高速度的存储器。而在各种随机存储器件中,SDRAM的价格低、体积小、速度快、容量大,是比较理想的器件。但SDRAM的控制逻辑比较复杂,对时序要求也十分严格,使用很不方便,这就要求有一个专门的控制器,使系统用户能
所属分类:
其它
发布日期:2020-12-13
文件大小:108kb
提供者:
weixin_38727694
EDA/PLD中的Actel新款IP内核可简化FPGA系统设计
Actel公司近日为其FPGA推出一款新的IP内核,该产品为双倍数据率(DDR)的SDRAM存储器提供了高性能的同步接口。 新推的CoreDDR内核具有完全的管道架构,支持1,024MB存储器,能为消费电子、通信、工业和军事应用提供较高的数据率。此外该内核的存储器控制器能根据系统和存储器特性需求进行定制,可设计最大的存储带宽并提高系统性能。 CoreDDR控制器专为Actel基于反熔丝(Antifuse)的Axcelerator与RTAX-S FPGA而设计,支持标准SDRAM芯
所属分类:
其它
发布日期:2020-12-08
文件大小:44kb
提供者:
weixin_38620839
EDA/PLD中的SDRAM通用控制器的FPGA模块化设计
摘要: 介绍了一种SDRAM通用控制器的FPGA模块化解决方案。关键词: SDRAM控制器;FPGA;VHDL;状态机;仲裁机制 引言 同步动态随机存储器(SDRAM),在同一个CPU时钟周期内即可完成数据的访问和刷新,其数据传输速度远远大于传统的数据存储器(DRAM),被广泛的应用于高速数据传输系统中。基于FPGA的SDRAM控制器,以其可靠性高、可移植性强、易于集成的特点,已逐渐取代了以往的专用控制器芯片而成为主流解决方案。然而,SDRAM复杂的控制逻辑和要求严格的时序,成为开发过程
所属分类:
其它
发布日期:2020-12-08
文件大小:117kb
提供者:
weixin_38630358