注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的基于FPGA的真随机数发生器设计与实现

  2. 摘要：设计并实现了一种基于FPGA的真随机数发生器，利用一对振荡环路之间的相位漂移和抖动以及亚稳态作为随机源，使用线性反馈移位寄存器的输出与原始序列运算作为后续处理。在Xilinx Virtex-5平台的测试实验中，探讨了振荡器数量以及采样频率等参数对随机序列的统计特性的影响。测试结果表明本设计产生的随机序列能够通过DIEHARD测试，性能满足要求。由于仅使用了普通逻辑单元，使得本设计能够迅速移植到ASIC设计，大大缩短了开发周期。 　　真随机数发生器（TRNG）在统计学、信息安全等领域有着广

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：427kb
    • 提供者：weixin_38729399

  1. EDA/PLD中的基于Virtex 6的PCI Express高速采集卡方案设计

  2. 随着计算机技术的发展，以及大数据量交互的需要，硬件系统对PC总线传输速率、数据完整性提出了越来越高的应用要求。传统的PCI总线技术虽然经过不断的改进，开发出64b,66MHz的并行协议PCI-X标准，但由于并行总线整体设计难度以及造价高昂，主流的PCI技术已经成为限制数据传输系统性能发挥的瓶颈[1-2].因此，第3代I/O技术PCIExpress总线标准一经推出即成为取代PCI总线的下一代标准，并得到迅速的发展。 　　PCIExpress总线利用串行的连接特点能轻松的将数据整体传输速度提到一个

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：196kb
    • 提供者：weixin_38739837

  1. EDA/PLD中的基于模块化设计方法实现FPGA动态部分重构

  2. 摘要：介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程，能使重构模块在系统运行时改变其逻辑功能，而固定模块逻辑功能不中断，同时器件的重构时间大大减少。 　　随着可编程技术的不断发展，FPGA被广泛应用于电子设计的各个领域。新的设计思想和设计方法也被不断的提出和应用，如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统，其时序逻辑的发生，不是通过调用芯片内

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：239kb
    • 提供者：weixin_38599537

  1. EDA/PLD中的基于FPGA 的多时钟片上网络设计

  2. 在FPGA 上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA 的片上网络都是运行在一个单一时钟下。随着FPGA 技术的发展，Xilinx 公司推出了Virtex-4 平台。该平台支持同一时间内32 个时钟运行，也就是说每个片上网络的内核可以在一个独立的时钟下运行， 从而使每个路由器和IP 核都运行在最佳频率上。因此适用于设计多时钟片上网络，实现高性能分组交换片上网络。 　　1 多时钟片上网络架构的分析 　　片上网络结构包含了拓扑结构、流量控制、路由、缓冲以及

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：151kb
    • 提供者：weixin_38589150

  1. EDA/PLD中的现场可编程逻辑器件FPGA常用器件型号

  2. 常用FPGA芯片有：Xilinx的低成本Spartan3 E/A/AN/ADSP系列，高性能Virtex－II Pro/Virtex-4/Virtex-5系列等；Altera的Cyclone III/II系列，Stratix III/IIGX系列及Atria OX系列等； Actel公司带模拟前端器件的Fusi。n系列，基于Flash的Pr。ASIC3系列，低功耗的IGLOO系列等；Lattice 公司高性能LatticeSC系列，低成本LatticeBC/ECPZ/TCP-DSP系列，基于Fl

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：59kb
    • 提供者：weixin_38519681

  1. EDA/PLD中的赛灵思高性能40nm Virtex-6 FPGA系列通过验证

  2. 赛灵思公司（Xilinx, Inc.）与半导体代工厂商联华电子( UMC)共同宣布，采用联华电子高性能40nm工艺的Virtex-6 FPGA，已经完全通过生产前的验证。这是双方工程团队为进一步提升良率、增强可靠性并缩短生产周期而努力合作的成果。Virtex-6系列通过生产验证， 意味着联华电子继2009年3月发布首批基于40nm工艺的器件后，正式将该工艺转入量产。 　　“对于我们长期代工合作伙伴联华电子持续的执行能力， 我们给予高度评价，”赛灵思首席执行官（CEO）兼总裁Moshe Gavr

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：87kb
    • 提供者：weixin_38663007

  1. EDA/PLD中的赛灵思推出 ISE 12设计套件用智能时钟门控技术

  2. 赛灵思公司（Xilinx, Inc.）日前推出 ISE 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达 30%。此外，该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合 AMBA 4 AXI4 规范的IP支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。 　　在为所有 Xilinx:registered: Virtex:registered:-6 和 Spar

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：84kb
    • 提供者：weixin_38571453

  1. EDA/PLD中的如何提高基于FPGA的原型的可视性

  2. 采用基于现场可编程门阵列(FPGA)的原型的验证团队面临的最大挑战之一在于当原型系统未能发挥期望的性能时了解原型系统的内部行为。分析和调试这些设计的一个关键因素是难以观察内部信号。 　　目前的顶级FPGA在容量和性能方面均提供巨大的能力。例如，Xilinx Virtex-5家族成员包含成千上万可以配置成逻辑、RAM或移位寄存器的逻辑单元。此外，这种可编程逻辑可与硬IP块搭配使用，如工作频率全部高达550MHz的兆位RAM以及数百个25×18乘法器/DSP功能。 　　这些可能还包含多个硬和/或

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：143kb
    • 提供者：weixin_38625464

  1. EDA/PLD中的GE Fanuc发布支持Xilinx Virtex-5 FPGA的XMCV5夹层卡

  2. GE Fanuc智能设备近日发布支持Xilinx Virtex-5 FPGA 的XMCV5夹层卡，以满足军事和航空领域客户日益增长的对FPGA技术的需求。XMCV5应用范围十分广泛，在数字信号(DSP)处理应用方面，可应用于地面移动通信、飞机固定和旋转机翼等；在海军应用方面，可应用于雷达、声纳、信号智能(SIGINT)及图像处理等方面。 　　在信号处理的应用方面，越来越多的客户开始转向采用FPGA技术，这是由于它独特的灵活性和性能。通过XMCV5，客户可以灵活地实现以硬件为导向的基于FP

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：47kb
    • 提供者：weixin_38500630

  1. EDA/PLD中的Xilinx针对Virtex-5 FXT FPGA推出新版开发套件

  2. 赛灵思公司日前宣布推出一款强大的开发工具套件，用于构建基于PowerPC 440和MicroBlaze处理器的嵌入式处理系统。这款新的开发套件基于Virtex?-5 FXT FPGA系统集成平台，可同时支持硬件和软件设计人员快速设计、开发和调试面向通信、军事、航空航天以及其它众多市场的广泛的处理应用。 　　LynxWorks 公司市场副总裁Robert Day表示：“从低成本Spartan-3A FPGA的MicroBlaze软处理器到Virtex-5 FXT FPGA上集成的高性能Po

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：66kb
    • 提供者：weixin_38713203

  1. EDA/PLD中的赛灵思针对Virtex-5 FXT FPGA推出新版开发套件

  2. 可编程逻辑解决方案厂商赛灵思公司（Xilinx, Inc.）近日宣布推出一款强大的开发工具套件，用于构建基于 PowerPC 440 和MicroBlaze处理器的嵌入式处理系统。这款新的开发套件基于 Virtex-5 FXT FPGA 系统集成平台，可同时支持硬件和软件设计人员快速设计、开发和调试，面向通信、军事、航空航天以及其它众多市场的广泛的处理应用。 　　LynxWorks 公司市场副总裁 Robert Day 表示：“从低成本Spartan-3A FPGA的MicroBlaze软处理

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：68kb
    • 提供者：weixin_38513669

  1. EDA/PLD中的FPGA器件配置电平和接口标准

  2. Xilinx的所有FPGA器件都基于SRAM的内部结构，因此为在每次FPGA加电后开始工作之前必须将配置数据加载到器件内部的SRAM中，这个过程称为“配置”。(Configuration)。配置完成之后，FPGA复位其寄存器，使能各个输刀输出引脚，器件即可实现设计者要求的逻辑功能。 　　1．配置电平和接口标准 　　Virtex-4、Virtex-5和Spartan-3系列器件增加和修改了一些与配置有关的专用引脚，这些专用引脚如下。 　　(1)VCCAUX辅助电源：在Virtex-4、Vir

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：68kb
    • 提供者：weixin_38712548

  1. EDA/PLD中的基于 Virtex®-5 FXT FPGA 的新款开发套件（Xilinx）

  2. 赛灵思公司（Xilinx）推出一款强大的开发工具套件，用于构建基于 PowerPC:registered: 440 和MicroBlaze:trade_mark: 处理器的嵌入式处理系统。这款新的开发套件基于 Virtex:registered:-5 FXT FPGA 系统集成平台，可同时支持硬件和软件设计人员快速设计、开发和调试面向通信、军事、航空航天以及其它众多市场的广泛的处理应用。 　　LynxWorks 公司市场副总裁 Robert Day 表示：“从低成本Spartan:registe

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：67kb
    • 提供者：weixin_38586200

  1. EDA/PLD中的Xilinx 发布大容量的领域优化FPGA 器件

  2. 面对市场对更大带宽的需求呈现的指数型增长态势，电子设备制造商在提升系统性能、产品更快上市方面面临越来越大的压力。为此，赛灵思公司（Xilinx, Inc. 宣布开始批量供应 Virtex?-5 SX240T 和 FX200T 两款器件，同时还新推出了 Virtex-5 TXT FPGA 平台，旨在帮助高性能系统的架构和设计人员实现高性能、低功耗以及产品尽快推向市场等方面的目标。基于业界领先的高性能 Virtex-5 FPGA 架构，这些器件为客户提供了性能最高的可配置 DSP 平台、唯一嵌入 P

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：60kb
    • 提供者：weixin_38548434

  1. EDA/PLD中的Xilinx率先推出首款针对Intel Xeon 7300平台前端总线的FPGA解决方案

  2. 可编程逻辑解决方案厂商赛灵思公司(Xilinx, Inc.)日前宣布开始正式发放高性能计算行业首款针对Intel前端总线(FSB)的FPGA加速解决方案商业许可。基于高性能65nm Virtex-5 平台FPGA和Intel QuickAssist技术，赛灵思公司的加速计算平台(Accelerated Computing Platform, ACP) M1许可包支持实现全速1066MHz FSB性能。ACP M1许可包目前已开始向系统集成商提供，支持他们进行解决方案的开发，以提高基于Intel处

  3. 所属分类：其它

    • 发布日期：2020-11-27
    • 文件大小：73kb
    • 提供者：weixin_38619967

  1. EDA/PLD中的基于FPGA的SOC系统中的串口设计

  2. 1　概述 　　在基于FPGA的SOC设计中,常使用串口作为通信接口,但直接用FPGA进行串口通信数据的处理是比较繁杂的,特别是直接使用FPGA进行串口通信的协议的解释和数据打包等处理,将会消耗大量的FPGA硬件资源。 　　为简化设计,降低硬件资源开销,可以在FPGA中利用IP核实现的嵌入式微处理器来对串口数据进行处理。 　　本文中的设计采用了XILINX的FPGA,可选用的嵌入式微处理器IP核种类繁多,但基于对硬件资源开销最少的考虑,最终选用了Picoblaze。 　　嵌入式微处理器P

  3. 所属分类：其它

    • 发布日期：2020-11-22
    • 文件大小：199kb
    • 提供者：weixin_38695751

  1. EDA/PLD中的利用Virtex-5 FPGA实现更高性能的方法

  2. 在FPGA系统设计中，要达到性能最大化需要平衡具有混合性能效率的元器件，包括逻辑构造(fabric)、片上存储器、DSP和I/O带宽。在本文中，我将向你解释怎样能在追求更高系统级性能的过程中受益于Xilinx? 的Virtex?-5 FPGA构建模块，特别是新的ExpressFabric?技术。以针对逻辑和算术功能的量化预期性能改进为例，我将探究ExpressFabric架构的主要功能。基于实际客户设计的基准将说明Virtex-5ExpressFabric技术性能平均比前一代Virtex-4 F

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：171kb
    • 提供者：weixin_38595689

  1. EDA/PLD中的利用Virtex-5 FPGA实现更高的性能

  2. 在FPGA系统设计中，要达到性能最大化需要平衡具有混合性能效率的元器件，包括逻辑构造(fabric)、片上存储器、DSP和I/O带宽。在本文中，我将向你解释怎样能在追求更高系统级性能的过程中受益于Xilinx 的Virtex?-5 FPGA构建模块，特别是新的ExpressFabric?技术。以针对逻辑和算术功能的量化预期性能改进为例，我将探究ExpressFabric架构的主要功能。基于实际客户设计的基准将说明Virtex-5ExpressFabric技术性能平均比前一代Virtex-4 FP

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：169kb
    • 提供者：weixin_38657102

  1. EDA/PLD中的基于FPGA的规则(3，6)LDPC码译码器

  2. 摘要：基于软判决译码规则，采用完全并行的解码结构，使用Verilog硬件描述语言，在Xilinx公司的FPGA（Virtex-2 xcv1000）上实现了码率为1/2、帧长为20bit的规则（3，6）LDPC码的译码器，最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。 关键词：LDPC码 变量节点 校验检点 因子图 译码在通信系统中纠错码被用来提高信道传输的可靠性和功率利用率，低密度奇偶校验码（LDPC码）是目前最逼近香农限的一类纠错码。1962年，Gallager

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：87kb
    • 提供者：weixin_38717359

  1. EDA/PLD中的基于FPGA片上PowerPC和VxWorks的TCP/IP通信

  2. 摘??? 要：本文以Xilinx公司Virtex-II Pro器件为开发平台，介绍了其内嵌PowerPC405处理器设计的原理和软硬件协同设计方法。结合典型的TCP/IP通信实验，文中详细描述了系统设计方法以及VxWorks系统下BSP的开发和移植过程，并给出了实验结果。　　关键词：PowerPC405；EDK；BSP；TCP/IP通信 引言　　随着应用的不断普及和深入，在设计嵌入式系统时，往往需要同时优化众多因素，如成本、功率、尺寸、性能、灵活性、产品上市时间、设计开发周期，以及可靠性等。X

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：94kb
    • 提供者：weixin_38586279
« 12 »