注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的一种智能压力传感器系统中FPGA的实现

  2. 传统气体压力测量仪器的传感器部分与数据采集系统是分离的，抗干扰的能力较差，并且通常被测对象的压力变化较快。因此不仅要求系统具有较快的数据吞吐速率，而且要能够适应复杂多变的工业环境，具有较好抗干扰性能、自我检测和数据传输的功能。 　　在此，利用FPGA具有扩展灵活，可实现片上系统（SoC），同时具有多种IP核可供使用等优点，设计了能够控制多路模拟开关、A/D转换、快速数据处理与传输、误差校正、温度补偿的智能传感器系统；同时将传感器与数据采集处理控制系统集成在一起，使系统更加紧凑，提高了系统适应工

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：243kb
    • 提供者：weixin_38674124

  1. EDA/PLD中的基于FPGA的SOC设计与实现

  2. 为减少在印制电路板（PCB）设计中的面积开销，介绍一种Flash结构的现 场可编程门阵列（FPGA）器件，进而介绍采用该器件搭建基于先进精简指令集机器（ARM）的片上系统（SOC）电路的设计方法，该方法按照高级微控制器总线架构（AMBA），设计ARM7处理器微系统及其外设电路，通过用搭建的系统对片外存储器进行擦写，以及通过编写软硬件代码定制符合ARM7外围低速总线协议的用户逻辑外设，验证了系统的准确性，该系统可用于验证SOC设计系统。 　　近年来，SOC技术得到了快速的发展，逐渐 成为微电子行

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：258kb
    • 提供者：weixin_38555229

  1. EDA/PLD中的基于nRF24L01和Actel FPGA的智能探测系统设计

  2. 摘要：设计了基于nRF24L01无线数据传输芯片和Fusion StartKit开发板的智能探测系统。通过开启nRF24L01的ACK PAYLOAD功能实现车载系统与上位机之间的双向通信，采用Actel公司带有APB3总线的8051S软核在Fusion StartKit开发板上构建片上系统，使用MFC编写Windows环境下的人机交互界面，实现了具有实时数据传送、自动避障、远程操控等功能的智能探测系统。 　　目前一些恶劣或危险的环境人类仍然无法置身其中进行现场检测，如出现险情的矿井地道、地形

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：270kb
    • 提供者：weixin_38740328

  1. EDA/PLD中的基于SOPC的数据采集与处理系统设计

  2. 摘　要:基于矿井地震勘探中对数据采集与处理的高性能要求,本文采用SOPC (可编程片上系统)技术设计了多通道数据采集与处理系统。系统采用24位模数转换芯片实现高精度数据采集;利用FPGA可并行运算的特点,实现数据信号的并行处理。系统设计灵活,具有便携性及同步性特点。该系统成功应用到矿井地震勘探中,得到了良好的效果。 　　煤炭是事关国民经济可持续发展的基础产业,随着国民经济的发展,各个行业对煤炭的需求量不断增加,如何保障煤炭生产的安全高效和可持续性发展就显得非常重要。而地震勘探作为一种广泛应用的

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：499kb
    • 提供者：weixin_38661008

  1. EDA/PLD中的Cypress 推出两款可提高模拟和数字性能的 PSoC 可编程片上系统

  2. 赛普拉斯推出了两款可提高模拟和数字性能的新型 PSoC 可编程片上系统。CY8C21x45 和CY8C22xxx PSoC 器件提高了可配置性，改进了数字资源性能，为工程师实施 PWM、定时器、I2C 和 SPI 通信接口等提供了更高的设计灵活性。利用专用的双通道 CapSense 电容式触摸感应接口这一所谓的 CapSense Plus 技术，单个新型 PSoC 器件即能支持多个按钮和滑条接口，并能同时管理电机控制、智能感应、LED 控制等各种功能。新型芯片可充分满足大型家电、通信、工业、汽车

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：85kb
    • 提供者：weixin_38720173

  1. EDA/PLD中的基于FPGA的DDS信号发生器设计

  2. 0 引 言 　　信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FP-GA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：279kb
    • 提供者：weixin_38659527

  1. EDA/PLD中的基于FPGA的微型数字存储系统设计

  2. 1 引言 　　针对航天测试系统的应用需求，提出一种基于FPGA的微型数字存储系统设计方案。该系统是在传统存储测试系统的基础上，利用可编程逻辑器件FPGA对传统存储测试系统进行单元电路的二次集成，使测试系统体积大幅减小，功耗急剧降低，从而提高系统的抗高过载性能，增加系统灵活性、通用性和可靠性。FPGA不仅完成控制存储及大部分的相关数字逻辑单元电路，而且使得整个存储系统更为简单，布线也更容易。另外，系统FPGA编程就是按照预定功能连接器件内的熔丝，从而使其完成特定逻辑功能的过程，一旦完成编程，FP

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：225kb
    • 提供者：weixin_38693173

  1. EDA/PLD中的用PSoC Express实施透明无代码PSoC应用开发

  2. PSoC作为可编程的系统级芯片(SoC)，克服了SoC制设计制造周期长和成本高的缺点。其集成了微控制器以及嵌入式系统中通常位于微控制器周围的模拟及数字组件。它具有混合信号ASIC的优势，同时又无需ASIC NRE或设计完成时间。从而帮助客户节约设计时间和板上面积，降低了功耗及系统成本。 　　PSoC(可编程片上系统)是Cypress半导体生产的包含有8位微处理器核和数字与模拟混合信号阵列的可编程片上系统。其应用领域与8位的MCU相同。区别于8位的MCU，PSoC的周边数字资源(如定时器、PWM

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：227kb
    • 提供者：weixin_38627769

  1. EDA/PLD中的如何提高基于FPGA的原型的可视性

  2. 采用基于现场可编程门阵列(FPGA)的原型的验证团队面临的最大挑战之一在于当原型系统未能发挥期望的性能时了解原型系统的内部行为。分析和调试这些设计的一个关键因素是难以观察内部信号。 　　目前的顶级FPGA在容量和性能方面均提供巨大的能力。例如，Xilinx Virtex-5家族成员包含成千上万可以配置成逻辑、RAM或移位寄存器的逻辑单元。此外，这种可编程逻辑可与硬IP块搭配使用，如工作频率全部高达550MHz的兆位RAM以及数百个25×18乘法器/DSP功能。 　　这些可能还包含多个硬和/或

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：143kb
    • 提供者：weixin_38625464

  1. EDA/PLD中的基于Verilog语言的可维护性设计技术

  2. 随着集成电路制造技术的发展，对设计提出了更多的挑战，随着设计复杂度的增加，又提出了片上系统(SoC)的概念。为了加速设计收敛，设计重用、可测性设计、可验证性设计和可维护性设计得到了更多重视。本文以VerilogHDL为例，对可维护性设计进行了初步探讨。 1、设计重用与可维护性设计　　设计重用是一个很大的概念，严格来讲，可验证性设计和可维护性设计都在设计重用之列。可维护性设计的目的本身就是便于设计重用，便于让后来人读懂前人所写的代码，但设计重用包括的内容更广泛。　　设计重用讲的是设计总体风格而不

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：96kb
    • 提供者：weixin_38709100

  1. EDA/PLD中的利用APTIX MP3C和Spartan-IIE FPGA实现数据系统的验证作

  2. 1 APTIX MP3C介绍 MP3C系统是Aptix公司的产品，是一种价格低、验证速度快、基于层次化和模块化的硬件验证平台，可以逐步验证每一个逻辑模块直到验证整个系统功能。MP3C硬件中的现场可编程互连电路板（FPCB）和现场可编程互连元件（FPIC）是Aptix公司的专利技术，图1给出了FPCB和FPIC在MP3C上的部件孔模块。通过该系统可以40MHz的最快速度调试百万门级的片上系统；可实时运行软件作为系统测试矢量；加速仿真与递归测试速度和加速完成设计变更；还可随时利用最新FPGA技术满

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：91kb
    • 提供者：weixin_38631960

  1. EDA/PLD中的QuickLogic推出HiLo插槽方案

  2. QuickLogic公司发布了互联系统公司(Interconnect Systems, Inc.)为QuickLogic提供的HiLo插槽方案。通过使用与芯片封装对应的插槽型号，电路设计者可以对印刷电路板尺寸要求苛刻的设计便捷的进行原型验证。 由于HiLo插槽系统与实际芯片占用印刷电路板面积几乎相同，在进入量产阶段时不必重新进行电路板设计，从而有效压缩了产品设计开发周期。此外， HiLo插槽系统仅为2毫米的高度也仍然控制在正常芯片的体积范围内，为毫厘必争的手持设备设计免除了插槽尺寸带来的困扰。

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：35kb
    • 提供者：weixin_38606019

  1. EDA/PLD中的可复用SPI模块IP核的设计与验证

  2. 摘要：SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流。其复杂性以及快速完成设计、降低成本等要求，决定了系统级芯片的设计必须采用IP（Intellectual Property）复用的方法。本文介绍以可复用IP设计方法，设计串行外设接口SPI（Serial Peripheral Interface）模块IP核的思路，用Verilog语言实现，并经FPGA验证，通过TSMC（台湾集成电路制造公司）的0.25μm工艺生产线流水实现，完成预期功能。 关键词：SoC 可复用IP SPI A

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：115kb
    • 提供者：weixin_38587924

  1. EDA/PLD中的HDLC控制协议的FPGA设计与实现

  2. 摘要：设计了一种基于ＦＰＧＡ的ＨＤＬＣ协议控制系统该系统可有效利用ＦＰＧＡ片内硬件资源，无需外围电路，高度集成且操作简单。重点对协议的ＣＲＣ校验及“０”比特插入模块进行了介绍，给出了相应的ＶＨＤＬ代码及功能仿真波形图。 关键词：高级数据链路控制；　现场可编程门阵列；　循环冗余码校验１ 引言ＨＤＬＣ（Ｈｉｇｈ Ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏｌ）协议是通信领域中应用最广泛的协议之一，它是面向比特的高级数据链路控制规程，具有差错检测功能强大、高效和同步传输的特点。目前市场上有很多

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：87kb
    • 提供者：weixin_38568031

  1. EDA/PLD中的利用CPLD设计逆变器的控制电路

  2. 利用CPLD设计逆变器的控制电路 刘京斗，童亦斌(北京交通大学电气工程学院 现代逆变器的控制电路多采用电机控制专用微处理器作为控制系统的核心，如INTEL公司的80C196MC，TI公司的TMS320F240等。随着逆变器性能的不断提高和功能的不断完善，当微处理器的片内资源无法满足要求时，就需要进行外围电路的扩展。与采用分立元件相比，采用具有ISP(在系统可编程)功能的CPLD(复杂可编程逻辑器件)进行外围电路扩展的方案在电路的体积、灵活性和可靠性等方面具有明显的优势。本文在分析逆变器控制

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：84kb
    • 提供者：weixin_38519849

  1. EDA/PLD中的片上系统设计与EDA

  2. 作者： 北京航空航天大学 夏宇闻摘要：利用EDA工具和硬件描述语言（HDL），根据产品的特定要求设计性能价格比高的片上系统，是目前国际上广泛使用的方法。与传统的设计方法不同，在设计开始阶段并不一定需要具体的单片微控制器（MCU）和开发系统(仿真器)以及带有外围电路的线路板来进行调试，所需要的只是由集成电路制造厂家提供的用HDL描述的MCU核和各种外围器件的HDL模块。设计人员在EDA工具提供的虚拟环境下，不但可以编写和调试汇编程序，也可以用HDL设计、仿真和调试具有自己特色的快速算法电路和接口，

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：122kb
    • 提供者：weixin_38592405

  1. EDA/PLD中的基于FPGA 的高阶全数字锁相环的设计与实现

  2. 1 引言 　　锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。 　　传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。对于高阶全数字锁相环，其数字滤波器常常采用基于DSP 的运算电路。这种结构的锁相环，当环路带宽很窄时，环路滤波器的实现将需要很大的电路量，这给专用集成电路的应用和片上系统S

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：105kb
    • 提供者：weixin_38747144

  1. EDA/PLD中的FPGA成为替代ASIC的最佳选择

  2. 多年来，Xilinx公司的可编程逻辑技术始终扮演着ASIC替代解决方案的角色。过去十多年来，每次当ASIC技术实现摩尔定律的预期，Xilinx FPGA和CPLD都迅速填补了由此而留下的间隙。最近，有些ASIC制造商推出了称为结构化ASIC（Structured ASIC）的改进ASIC结构，试图解决与基于标准单元的ASIC和门阵列相关的一些问题。但最终，人们都会问到这一决定性问题，"如果我们需要100万门至500万门的设计，到底哪种技术最佳地结合了硬件、软件和设计支持，从而可最好地满足我们的需

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：83kb
    • 提供者：weixin_38723753

  1. EDA/PLD中的面向FPGA的EDA工具突破复杂性屏障

  2. FPGA器件不仅提供可与许多ASIC器件媲美的运行速度和门电路容量，而且促进了EDA工具在该市场中的发展。     　　要点     　　FPGA 提供单片系统设计需要的功能。     　　多数 FPGA 厂商提供自己的开发支持软件。     　　灵活地以多个厂商的器件为目标的工程师们需要来自传统 EDA 厂商的软件工具。　　半导体制造技术的进步是 FPGA 普及性提高的主要原因。过去，只要工程师们能够只使用一块 PLD 或 FPGA 来实现比较简单的胶合逻辑电路，使用具有更大灵活性和更低批量生

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：122kb
    • 提供者：weixin_38717980

  1. EDA/PLD中的SOC参数自动配置设计方法与功耗优化

  2. 摘　要： 在片上系统(SOC) 的参数化设计方法中，参数的大量增加加大了SOC 集成和参数优化选择的复杂程度。新方法对原有的硬件描述语言进行了扩展，并建立了参数自动配置环境，该环境由一组Perl 和Shell 脚本组成，能够自动根据参数设置生成正确的硬件描述。 通过分析SOC 参数的基本属性，利用邻域搜索算法针对功耗进行自动参数优化，得到性能和功耗的最优解。 该方法可以加快IP 设计和SOC 集成进程，减轻设计强度和减少设计错误，大大缩短了优化周期。 该方法已成功应用于一款RISC 处理器和基于

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：182kb
    • 提供者：weixin_38608025
« 12 »