应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了系统的开发时间，提高了工作效率。本文介绍一种以FPGA为核心，以VHDL为开发工具的数字秒表，并给出源程序和仿真结果。 　　1 系统设计方案 　　1．1 系统总体框图 　　数字秒表主要有分频器、计数模块、功能控制模块、势能控制模块和显示输出模块组成。系统框图如图1所示。 　　本次的设计仿真选用以EPlC6Q240芯片为核心的FPGA开发板，该开发板提供了较完善的外围周边电路和信号接口，并提供了一块4位7段数码

摘要：本文基于VHDL硬件描述语言,利用CPLD器件EPM570T100C5和LED点阵屏实现了对音频信号的频谱显示,给出了设计过程、VHDL语言源程序和实验结果,拓展了CPLD在显示领域的应用。 　　1．引言 　　LED点阵显示屏具有醒目、动态效应好、省电节能、亮度较高、用途广等优点，是现代 化城市的主要标志之一。笔者利用VHDL硬件描述语言设计了以CPLD器件为核心的控制电路, 在LED点阵屏上实现了音频信号的频谱型电平动态显示, 而且具有显示模式多样化、易编程 修改，颜色可变、动态效果

显示控制电路的VHDL源程序 　　  来源:ks99

显示控制电路XSKZQ的VHDL源程序 　　  来源:ks99