注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的基于Virtex 6的PCI Express高速采集卡方案设计

  2. 随着计算机技术的发展，以及大数据量交互的需要，硬件系统对PC总线传输速率、数据完整性提出了越来越高的应用要求。传统的PCI总线技术虽然经过不断的改进，开发出64b,66MHz的并行协议PCI-X标准，但由于并行总线整体设计难度以及造价高昂，主流的PCI技术已经成为限制数据传输系统性能发挥的瓶颈[1-2].因此，第3代I/O技术PCIExpress总线标准一经推出即成为取代PCI总线的下一代标准，并得到迅速的发展。 　　PCIExpress总线利用串行的连接特点能轻松的将数据整体传输速度提到一个

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：196kb
    • 提供者：weixin_38739837

  1. EDA/PLD中的基于FPGA的通用位同步器设计方案（一）

  2. 摘要本文提出了一种基于FPGA的通用位同步器设计方案。方案中的同步器是采用改进后的Gardner算法结构，其中，内插滤波器采用系数实时计算的Farrow结构，定时误差检测采用独立于载波相位偏差的GA-TED算法，内部控制器和环路滤波器的参数可由外部控制器设置，因而可以适应较宽速率范围内的基带码元。 　　本文主要是先阐述传统Gardner算法的原理，然后给出改进后的设计和FPGA实现方法，最后对结果进行仿真和分析，证明该设计方案的正确、可行性。 　　0 引言 　　数字通信中，位同步性能直接影

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：180kb
    • 提供者：weixin_38713996

  1. EDA/PLD中的FPGA复位的可靠性设计方案

  2. 对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。 　　对FPGA芯片而言，在给芯片加电工作前，芯片内部各个节点电位的变化情况均不确定、不可控，而这种不确定且不可控的情况会使芯片在上电后的工作状态出现错误。因此，在FPGA的设计中，为保证系统能可靠进进入工作状态，以及避免对FP

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：117kb
    • 提供者：weixin_38651450

  1. EDA/PLD中的基于CPLD的FPGA从并快速加载方案

  2. 现场可编程门阵列（FPGA）作为专用集成电路（ASIC）领域的一种半定制电路，可以根据设计的需要灵活实现各种接口或者总线的输出，在设备端的通信产品中已得到越来越广泛的使用。FPGA 是基于静态随机存储器（SRAM）结构的，断电后程序丢失后的每次上电都需要重新加载程序。且随着FPGA 规模的升级，加载程序的容量也越来越大，如Xilinx 公司的Spartan - 6 系列中的6SLX150T,其加载容量最大可以达到4.125 MB.在通信产品中，要求系统启动快，相应FPGA 加载时间尽可能短，因此

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：299kb
    • 提供者：weixin_38741531

  1. EDA/PLD中的FPGA架构的功耗

  2. 减少FPGA的功耗可带来许多好处，如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计既需要有高功率效率的FPGA架构，也需要有能驾驭架构组件的良好设计规范。 　　本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案，并探讨近期的低功耗研究，以洞察高功率效率FPGA的未来趋势。 　　功耗的组成部分 　　FPGA的功耗由两部分组成：动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部逻辑块、互连架构中的

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：179kb
    • 提供者：weixin_38747946

  1. EDA/PLD中的基于FPGA的多按键状态识别系统设计方案

  2. 1 引言 　　按键作为普通的输入外设，在仪器仪表工业设备和家用电器中得到广泛应用。目前，按键输入电路Ⅲ主要有2种：一种是非扫描方式可以判断多键状态(允许多键同时动作)，但是不适用于大量按键情况，所需I/0端口多；另一种是扫描阵列方式，适用于大量按键，但不能多键同时动作。因此，需要开发一种既适合大量按键又适合多键同时动作，并能节省单片机(MCU)的口线资源的多按键状态识别系统。这里提出一种利用FPGA的I/0端口数多和可编程的特点，采用VHDL语言的多按键状态识别系统，实现识别60个按键自由操作

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：260kb
    • 提供者：weixin_38693084

  1. EDA/PLD中的基于FPGA的数字幅频均衡功率放大器的解决方案

  2. 摘要：提出了一种基于FPGA 的数字幅频均衡功率放大器的设计方案。系统在完成基于AD620前级小信号放大电路设计的基础上，分析了阻带网络的幅频特性；结合分析结果与FIR 滤波算法给出了相应的滤波器组成方案。后级功率放大电路采用分立MOS 管实现。 　　在现代通信系统中，码间干扰是制约通信质量的重要因素。为了减小码间干扰，需要对信道进行适当的补偿，以减小误码率，提高通信质量，接收机中能够补偿或减小接收信号码间干扰的补偿器称为均衡器。。本文提出了一种基于FPGA 的数字幅频均衡功率放大器的解决方案

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：256kb
    • 提供者：weixin_38548231

  1. EDA/PLD中的基于FPGA的VGA图象信号发生器设计

  2. 1、引言 　　VGA（视频图形阵列）作为一种标准的显示接口在视频和计算机领域得到了广泛的应用。VGA图像信号发生器是电视台、电视机生产企业、电视维修人员常用的仪器，其主要功能就是产生标准的图像测试信号。 　　VGA图像信号发生器的设计涉及到图像数据的处理，对电路的工作速度和性能要求较高，VGA工业标准要求的时钟频率高达25MHz,使用传统的电子电路设计方法是难以实现的。采用专用的视频处理芯片，其设计技术难度大、开发成本高。本文采用FPGA＋MCU方案，利用了Cyclone系列的FPGA高达上

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：217kb
    • 提供者：weixin_38605188

  1. EDA/PLD中的基于FPGA的高速数字相关器设计

  2. 摘要：在数字通信的数据传输过程中，需要保持数据在传输过程中的同步，因此要在数据传输过程中插入帧同步字进行检测，从而有效避免发送数据和接收数据在传输过程中出现的异步问题。文中提出了一种采用流水线技术、基于 FPGA设计高速数字相关器的方法。仿真结果表明设计方案是可行的。 　　在数字通信系统中，常用一个特定的序列作为数据开始的标志，称为帧同步字。在数字传输的过程中，发送端要在发送数据之前插入帧同步字。接收机需要在已解调的数据流中搜寻帧同步字，以确定帧的位置和帧定时信息。帧同步字一般为一系列连续的码

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：194kb
    • 提供者：weixin_38742927

  1. EDA/PLD中的基于FPGA的多按键状态识别系统设计

  2. 1 引言 　　按键作为普通的输入外设，在仪器仪表工业设备和家用电器中得到广泛应用。目前，按键输入电路Ⅲ主要有2种：一种是非扫描方式可以判断多键状态(允许多键同时动作)，但是不适用于大量按键情况，所需I/0端口多；另一种是扫描阵列方式，适用于大量按键，但不能多键同时动作。因此，需要开发一种既适合大量按键又适合多键同时动作，并能节省单片机(MCU)的口线资源的多按键状态识别系统。这里提出一种利用FPGA的I/0端口数多和可编程的特点，采用VHDL语言的多按键状态识别系统，实现识别60个按键自由操作

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：304kb
    • 提供者：weixin_38711333

  1. EDA/PLD中的基于FPGA的多通道数据采集系统设计

  2. 大地电磁场携带着地球内部的结构、构造、温度、压力以及物质成分的物理状态等信息，为人们研究板块运动的规律、追溯地球的演化历史提供了科学依据。大地电磁探测是研究大陆岩石圈导电性结构的有效方法之一，使人们从电性角度认识地球内部的构造形态，达到了解地下不同深度地质情况的目的。该技术应用前景广泛，可用于地下更深层找矿、找水、找油、监测海底潜艇等，对国民经济和国防的发展都有重要的推动作用。 　　最常用的数据采集方案多以MCU为核心，控制多路信号的采集及处理。但由于单片机本身的指令周期以及处理速度的影响，对

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：158kb
    • 提供者：weixin_38697579

  1. EDA/PLD中的基于FPGA的高速定点FFT算法的设计方案

  2. 引 言 　　快速傅里叶变换(FFT)作为计算和分析工具，在众多学科领域(如信号处理、图像处理、生物信息学、计算物理、应用数学等)有着广泛的应用。在高速数字信号处理领域，如雷达信号处理，FFT的处理速度往往是整个系统设计性能的关键所在。 　　针对高速实时信号处理的要求，软件实现方法显然满足不了其需要。近年来现场可编程门阵列(FPGA)以其高性能、高灵活性、友好的开发环境、在线可编程等特点，使得基于FPGA的设计可以满足实时数字信号处理的要求，在市场竞争中具有很大的优势。 　　在FFT算法中，

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：169kb
    • 提供者：weixin_38555304

  1. EDA/PLD中的基于FPGA的视频传输流发送系统设计

  2. 1 引言 　　在目前的广播电视系统中ASI接口是使用非常广泛的一种接口形式，该接口随同SPI一起被欧洲电信标准化协会（ETSI）制订，以使不同厂家生产的MPEG2单元可以方便地进行互联。本设计方案以FPGA为核心器件，制作出了SPI-ASI接口转换器。这套方案成本较低，利用FPGA的可编程性，硬件的升级较容易。 　　2 系统结构和功能分析 　　2.1 DVB－ASI介绍 　　一般的Mpeg2编码器的输出和解码器的输入都是标准的并行11位信号，处理简单而且扩展性强，符合SPI（Synchr

  3. 所属分类：其它

    • 发布日期：2020-11-18
    • 文件大小：136kb
    • 提供者：weixin_38674675

  1. EDA/PLD中的EDA中的系统设计方案

  2. 作为通用电子密码锁，主要由三个部分组成：数字密码输入电路、密码锁控制电路和密码锁显示电路。 　　作为电子密码锁的输入电路，可供选择的方案有数字机械式键盘和触摸式数字键盘等多种。虽然机械式键盘存在一些诸如机械产生的弹跳消除问题和机械部分的接触等问题，但是和触摸式的3×4键盘相比，机械式键盘具有低成本、可靠性高、构成电路简单、技术成熟和应用广泛等特点，因此将其应用到通用数字电子密码锁中还是比较适宜的。本设计中采用一个3×4的通用数字机械键盘作为该设计的输入设备δ 　　数字电子密码锁的显示信息电路

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：140kb
    • 提供者：weixin_38571878

  1. EDA/PLD中的EDA中的交通控制器的系统设计方案

  2. 交通控制器拟由单片的CPLD／FPGA来实现，经分析设计要求，拟定整个系统由9个单元电路组成，如图所示。 　　如图 交通控制器的内部逻辑结构原理图 　　图中9个单元电路分别为交通灯控制器JTDKZ：根据主、支干道传感器信号SM、SB以及来自时基发生电路的时钟信号CLK，发出主、支干道指示灯的控制信号，同时向各定时单元、显示控制单元发出使能控制信号EN45、EN25、EN05M、EN05B；45 s、5 s、25 s定时单元CNT45S、CNT05S、CNT25S：根据SM、SB、CLK及

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：93kb
    • 提供者：weixin_38614636

  1. EDA/PLD中的PLC系统的选型方法

  2. 在PLC系统设计时，首先应确定控制方案，下一步工作就是PLC工程设计选型。工艺流程的特点和应用要求是设计选型的主要依据。PLC及有关设备应是集成的、标准的，按照易于与工业控制系统形成一个整体，易于扩充其功能的原则选型所选用PLC应是在相关工业领域有投运业绩、成熟可靠的系统，PLC的系统硬件、软件配置及功能应与装置规模和控制要求相适应。熟悉可编程序控制器、功能表图及有关的编程语言有利于缩短编程时间，因此，工程设计选型和估算时，应详细分析工艺过程的特点、控制要求，明确控制任务和范围确定所需的操作和动

  3. 所属分类：其它

    • 发布日期：2020-11-24
    • 文件大小：95kb
    • 提供者：weixin_38605590

  1. EDA/PLD中的全新版本Libero集成设计环境（Actel）

  2. 为了扩展其专门针对芯片级和系统级节省功率的解决方案，Actel 公司宣布推出全新版本Libero:trade_mark: 集成设计环境 (IDE)，具备崭新的重要功能包括功率驱动布局，使设计人员得以进一步优化设计，并可减少典型设计的动态功耗达30%。通过在Libero的SmartPower工具中内置先进的功耗分析功能，这个强化的分析环境将可首次让用户在设计的所有功能模式下深入了解其功率应用。此外，便携产品设计人员更可透过其创新的电池寿命评估功能，以其FPGA设计的功耗曲线为基础，精确计算出电池寿

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：58kb
    • 提供者：weixin_38677505

  1. EDA/PLD中的基于CPLD的异步串行收发器设计

  2. 摘要：介绍了基于ＣＰＬＤ的异步串行收发器的设计方案，着重叙述了用混合输入（包括原理图和ＶＨＤＬ）实现该设计的思想，阐述了在系统可编程（ＩＳＰ）开发软件的应用方法与设计流程，并给出了ＶＨＤＬ源文件和仿真波形。 关键词：异步串行收发器；混合输入；在系统可编程；CPLD；ispLSI1016传统数字系统的设计主要基于标准逻辑器件并采用“Ｂｏｔｔｏｍ－Ｕｐ”（自底向上）的方法构成系统。这种“试凑法”设计无固定套路可寻，主要凭借设计者的经验。所设计的数字系统虽然不乏构思巧妙者，但往往要用很多标准器件

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：90kb
    • 提供者：weixin_38652870

  1. EDA/PLD中的基于FPGA的高速数字锁相环的设计与实现

  2. 摘 要：本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案，并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试，表明该方案确实可以提高锁相环的捕获性能。关键词：数字锁相环(DPLL)；捕获时间；FPGA；VHDL 引言捕获时间是锁相环的一个重要参数，指的是锁相环从起始状态到达锁定状态所需时间。在一些系统中，如跳频通信系统，由于系统工作频率不断地发生快速变化(每秒几百次到几千次，甚至高达上万次)，要求锁相环能够对信号相位快速捕获。因此研究具有较短捕获时

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：68kb
    • 提供者：weixin_38607311

  1. EDA/PLD中的基于FPGA的MPEG-2复用器中FIFO的一种设计方案

  2. 近几年基于MPEC-2的DVB普通数字电视在美国、南美、亚洲、大洋洲和非洲通过卫星进行广播。基于MPEG-2／DVB的多路节目复用器是数字电视传输系统的关键设备之一，因此，它的研发显得尤为重要。目前，复用器的设计方案主要基于DSP(数字信号处理器)的实现技术，这种设计方法在理论上也能实现对传送流的复用，考虑到实现复用器诸多高速、复杂的逻辑功能，同时，FPGA(现场可编程门阵列)理论上可以无限次地重新配置，这样在一定程度上为系统的升级或局部功能的改进留下了余地。所以，从今后专用芯片的设计和开发的角

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：116kb
    • 提供者：weixin_38653878
« 12 3 4 5 6 7 8 9 10 »