注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的基于Virtex 6的PCI Express高速采集卡方案设计

  2. 随着计算机技术的发展，以及大数据量交互的需要，硬件系统对PC总线传输速率、数据完整性提出了越来越高的应用要求。传统的PCI总线技术虽然经过不断的改进，开发出64b,66MHz的并行协议PCI-X标准，但由于并行总线整体设计难度以及造价高昂，主流的PCI技术已经成为限制数据传输系统性能发挥的瓶颈[1-2].因此，第3代I/O技术PCIExpress总线标准一经推出即成为取代PCI总线的下一代标准，并得到迅速的发展。 　　PCIExpress总线利用串行的连接特点能轻松的将数据整体传输速度提到一个

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：196kb
    • 提供者：weixin_38739837

  1. EDA/PLD中的基于FPGA的机载显示系统架构设计与优化

  2. 随着航空电子技术的不断发展，现代机载视频图形显示系统对于实时性等性能的要求日益提高。常见的系统架构主要分为三种： 　　（1）基于GSP+VRAM+ASIC的架构，优点是图形ASIC能够有效提高图形显示质量和速度，缺点是国内复杂ASIC设计成本极高以及工艺还不成熟。 　　（2）基于DSP+FPGA的架构，优点是，充分发挥DSP对算法分析处理和FPGA对数据流并行执行的独特优势，提高图形处理的性能；缺点是，上层CPU端将OpenGL绘图函数封装后发给DSP，DSP拆分后再调用FPGA，系统的集成

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：435kb
    • 提供者：weixin_38603204

  1. EDA/PLD中的基于CPLD的FPGA从并快速加载方案

  2. 现场可编程门阵列（FPGA）作为专用集成电路（ASIC）领域的一种半定制电路，可以根据设计的需要灵活实现各种接口或者总线的输出，在设备端的通信产品中已得到越来越广泛的使用。FPGA 是基于静态随机存储器（SRAM）结构的，断电后程序丢失后的每次上电都需要重新加载程序。且随着FPGA 规模的升级，加载程序的容量也越来越大，如Xilinx 公司的Spartan - 6 系列中的6SLX150T,其加载容量最大可以达到4.125 MB.在通信产品中，要求系统启动快，相应FPGA 加载时间尽可能短，因此

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：299kb
    • 提供者：weixin_38741531

  1. EDA/PLD中的基于FPGA的多波束成像声纳整机硬件电路设计

  2. 引言     多波束成像声纳利用了数字成像技术，在海底探测范围内形成距离一方位二维声图像，具有很高的系统稳定性和很强的信号处理能力。但是由于数字成像系统数据运算量大、需要实时成像等特点，对处理器性能要求很高。随着适用于并行处理的现场可编程门阵列(FPGA)器件的快速发展，采用大规模FPGA为核心处理器的图像声纳，在提高了整体性能的同时，其系统结构也更加简单。     1 系统概况     该成像声纳的电路系统处于一个密封的水密舱内部，由180路基元的收发模块、实时信号处理模块、数据传输与控

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：284kb
    • 提供者：weixin_38743602

  1. EDA/PLD中的基于FPGA的电子稳像系统的设计

  2. 电子摄像系统已广泛应用于军用及民用测绘系统中，但是效果受到其载体不同时刻姿态变化或震动的影响。当工作环境比较恶劣，尤其是在航空或野外操作时，支撑摄像机平台的震动会引起图像画面的抖动，令观察者视觉疲劳，从面产生漏警和虚警。所以在运行中，如何稳像成为十分重要的问题，特别是在长焦距、高分辨力的监视跟踪系统中更加突出。具璞蒿、实性性强、体积小巧等特点，得到更广泛的应用。 　　稳像系统的反应速度是电子稳像要解决的关键技术之一。传统的基于“摄像机-图像采集卡-计算机”模式的稳像系统、图像检测和匹配算法全部

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：470kb
    • 提供者：weixin_38718307

  1. EDA/PLD中的基于FPGA的交流电测量仪的设计

  2. 摘  要： 根据交流采样的原理，设计出基于FPGA开方算法，解决了实时计算电压有效值和频率的问题。充分发挥FPGA硬件并行计算的特性，实现高速运算和可靠性的结合, 能够较好地解决精度与速度的问题。为稳定控制装置快速判断元件故障提供了充足时间，满足电力系统实时性、可靠性的要求。 　　在电力调度自动化系统中，测量电压和频率是最重要的功能。如何快速、准确地采集显得尤为重要。目前根据采集信号的不同，可分直流采样和交流采样两种方式，直流采样虽然设计简单，但无法实现实时信号的采集；变送器的精度和稳定性对测

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：203kb
    • 提供者：weixin_38720461

  1. EDA/PLD中的基于SOPC的数据采集与处理系统设计

  2. 摘　要:基于矿井地震勘探中对数据采集与处理的高性能要求,本文采用SOPC (可编程片上系统)技术设计了多通道数据采集与处理系统。系统采用24位模数转换芯片实现高精度数据采集;利用FPGA可并行运算的特点,实现数据信号的并行处理。系统设计灵活,具有便携性及同步性特点。该系统成功应用到矿井地震勘探中,得到了良好的效果。 　　煤炭是事关国民经济可持续发展的基础产业,随着国民经济的发展,各个行业对煤炭的需求量不断增加,如何保障煤炭生产的安全高效和可持续性发展就显得非常重要。而地震勘探作为一种广泛应用的

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：499kb
    • 提供者：weixin_38661008

  1. EDA/PLD中的基于CPLD的交通控制系统设计

  2. 摘 要:本文介绍了交通路口感应控制的原理、设计思路,利用可编程逻辑器件CPLD,实现基于VHDL 语言编写的交通灯控制系统。该系统通过外部输入信号可方便地设定交通灯的延迟时间,使交通灯控制数字电路设计得到了优化,提高了系统的灵活性、可靠性和可扩展性。 　　1 引言 　　进入2 1 世纪, 欧美等发达国家提出了塑造全新的数字化城市的设想, 其概念上是要以数字化信息为基础建立起新的城市模型用来适应信息时代的发展和要求。 　　城市交通作为城市组成最重要的一部分, 随着电子技术的发展, 当前数字系

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：59kb
    • 提供者：weixin_38624315

  1. EDA/PLD中的基于FPGA的VGA图象信号发生器设计

  2. 1、引言 　　VGA（视频图形阵列）作为一种标准的显示接口在视频和计算机领域得到了广泛的应用。VGA图像信号发生器是电视台、电视机生产企业、电视维修人员常用的仪器，其主要功能就是产生标准的图像测试信号。 　　VGA图像信号发生器的设计涉及到图像数据的处理，对电路的工作速度和性能要求较高，VGA工业标准要求的时钟频率高达25MHz,使用传统的电子电路设计方法是难以实现的。采用专用的视频处理芯片，其设计技术难度大、开发成本高。本文采用FPGA＋MCU方案，利用了Cyclone系列的FPGA高达上

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：217kb
    • 提供者：weixin_38605188

  1. EDA/PLD中的基于FPGA的高速定点FFT算法的实现

  2. 引 言 　　快速傅里叶变换(FFT)作为计算和分析工具，在众多学科领域(如信号处理、图像处理、生物信息学、计算物理、应用数学等)有着广泛的应用。在高速数字信号处理领域，如雷达信号处理，FFT的处理速度往往是整个系统设计性能的关键所在。 　　针对高速实时信号处理的要求，软件实现方法显然满足不了其需要。近年来现场可编程门阵列(FPGA)以其高性能、高灵活性、友好的开发环境、在线可编程等特点，使得基于FPGA的设计可以满足实时数字信号处理的要求，在市场竞争中具有很大的优势。 　　在FFT算法中，

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：219kb
    • 提供者：weixin_38557768

  1. EDA/PLD中的基于FPGA的激光粒度仪数据采集系统

  2. 摘要：本文采用 ALTERA公司 Cyclone系列的 FPGA芯片和 IP核 PCI_t32，设计了可应用于LSA系列激光粒度测试仪的数据采集系统，并在 FPGA内部实现了系统的控制逻辑和 PCI总线接口。该系统利用 AD7321可为 112路模拟信号提供一个 12位采样精度的数据采集通道，系统的数据平均传输速率达到了 3Mbps。利用该数据采集系统对标准粒子板的测量结果符合 ISO13320标准的要求，这表明该系统满足了设计的要求。 　　0 引言 　　随着现代科学技术的日益发展，颗粒尺寸

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：219kb
    • 提供者：weixin_38653443

  1. EDA/PLD中的基于FPGA的多路模拟信号源设计

  2. 0 引言 　　随着遥测系统的不断发展，系统复杂程度也随之提高，因此在终端设计中，对信号源的频率稳定度、幅值范围和频率范围提出了越来越高的要求。这就要求遥测系统具备高码速、实时可重构、处理复杂结构的能力，传统的数字电路难以实现这些复杂功能。FPGA(现场可编程门阵列)是近几年发展起来的硬件可编程芯片，具有硬件密度高、结构灵活、可编程、加密性强等良好性能，在高速信号处理领域占有至关重要的地位，也为多路模拟量信号源的实现，提供了有效的途径。本文针对遥测应用，以大容量FPGA器件为核心，实现了电源独立

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：198kb
    • 提供者：weixin_38663595

  1. EDA/PLD中的基于FPGA的DDS信号发生器设计

  2. 0 引 言 　　信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FP-GA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：279kb
    • 提供者：weixin_38659527

  1. EDA/PLD中的基于VC的MV05芯片PWM功能测试软件设计

  2. 摘要：本文介绍了MV05芯片的特性和PWM模块各个寄存器的用途,概述了VC++的基本知识和在VC++6.0中使用MSComm控件开发串口通信程序的方法。针对PWM模块的特点给出了PC机与MV05的通信协议、数据包格式、以及PWM用户自定义模式下的编程代码和软件界面图。 　　1 引言 　　在微电子行业，芯片封装好后无不例外要进行系统级的验证，以检查芯片功能是否正确。 MV05 芯片是本课题组自主设计的一款芯片，本文介绍了一种对该芯片进行测试的方法，上 位机通过芯片内置的一个单独UART 通讯模

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：165kb
    • 提供者：weixin_38732842

  1. EDA/PLD中的基于FPGA的高速定点FFT算法的设计方案

  2. 引 言 　　快速傅里叶变换(FFT)作为计算和分析工具，在众多学科领域(如信号处理、图像处理、生物信息学、计算物理、应用数学等)有着广泛的应用。在高速数字信号处理领域，如雷达信号处理，FFT的处理速度往往是整个系统设计性能的关键所在。 　　针对高速实时信号处理的要求，软件实现方法显然满足不了其需要。近年来现场可编程门阵列(FPGA)以其高性能、高灵活性、友好的开发环境、在线可编程等特点，使得基于FPGA的设计可以满足实时数字信号处理的要求，在市场竞争中具有很大的优势。 　　在FFT算法中，

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：169kb
    • 提供者：weixin_38555304

  1. EDA/PLD中的EDA中的系统设计要求

  2. 设计一个具有较高安全性和较低成本的通用电子密码锁，其具体功能要求如下： 　　（1）数码输入：每按下一个数字键，就输入一个数值，并在显示器上的最右方显示出该数值，同时将先前输入的数据依序左移一个数字位置。 　　（2）数码清除：按下此键可清除前面所有的输入值，清除成为“0000”。 　　（3）密码更改：按下此键时会将目前的数字设定成新的密码。 　　（4）激活电锁：按下此键可将密码锁上锁。 　　（5）解除电锁：按下此键会检查输入的密码是否正确，密码正确即开锁。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：26kb
    • 提供者：weixin_38727567

  1. EDA/PLD中的EDA中的交通控制器的系统设计方案

  2. 交通控制器拟由单片的CPLD／FPGA来实现，经分析设计要求，拟定整个系统由9个单元电路组成，如图所示。 　　如图 交通控制器的内部逻辑结构原理图 　　图中9个单元电路分别为交通灯控制器JTDKZ：根据主、支干道传感器信号SM、SB以及来自时基发生电路的时钟信号CLK，发出主、支干道指示灯的控制信号，同时向各定时单元、显示控制单元发出使能控制信号EN45、EN25、EN05M、EN05B；45 s、5 s、25 s定时单元CNT45S、CNT05S、CNT25S：根据SM、SB、CLK及

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：93kb
    • 提供者：weixin_38614636

  1. EDA/PLD中的EDA中的系统总体组装电路的VHDL源程序XSKZQ.VHD的仿真

  2. 从如图可以看出，当SELOUT分别等于0，1，2，3，4，5，6，7时，分别选择对应的输入数据输出，达到了设计要求。 　　如图 XSKZQ.VHD的仿真图　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-15
    • 文件大小：104kb
    • 提供者：weixin_38689338

  1. EDA/PLD中的基于FPGA的FFT/IFFT处理器的实现

  2. 基于FPGA的FFT/IFFT处理器的实现 浙江大学仪器系数字技术与仪器研究所（杭州 310027）孙阳 李然 1 引言高速实时数字信号处理对系统性能要求很高，因此，几乎所有的通用DSP都难以实现这一要求。可编程逻辑器件允许设计人员利用并行处理技术实现高速信号处理算法，并且只需单个器件就能实现期望的性能。在数据通信这样的应用中，常常需要进行高速、大规模的FFT及其逆变换IFFT运算。当通用的DSP无法达到速度要求时，唯一的选择是增加处理器的数目，或采用定制门阵列产品。现在，随着微电子技术的发

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：77kb
    • 提供者：weixin_38529251

  1. EDA/PLD中的基于FPGA的高速数字锁相环的设计与实现

  2. 摘 要：本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案，并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试，表明该方案确实可以提高锁相环的捕获性能。关键词：数字锁相环(DPLL)；捕获时间；FPGA；VHDL 引言捕获时间是锁相环的一个重要参数，指的是锁相环从起始状态到达锁定状态所需时间。在一些系统中，如跳频通信系统，由于系统工作频率不断地发生快速变化(每秒几百次到几千次，甚至高达上万次)，要求锁相环能够对信号相位快速捕获。因此研究具有较短捕获时

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：68kb
    • 提供者：weixin_38607311
« 12 3 4 5 6 7 8 9 10 »