注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的基于VHDL的MTM总线主模块有限状态机设计

  2. 摘要：为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性，文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用"单进程"式对该有限状态机进行了设计，并在QuartusⅡ开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。 　　MTM总线（Module Testing and Maintenance bus,MTMbus）是一种同步、串行、用于系统级的背

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：320kb
    • 提供者：weixin_38701340

  1. EDA/PLD中的PLD设计方法及步骤

  2. 1、PLD器件的设计步骤 　　1.1.电路逻辑功能描述 　　PLD器件的逻辑功能描述一般分为原理图描述和硬件描述语言描述，原理图描述是一种直观简便的方法，它可以将现有的小规模集成电路实现的功能直接用PLD器件来实现，而不必去将现有的电路用语言来描述，但电路图描述方法无法做到简练；硬件描述语言描述是可编程器件设计的另一种描述方法，语言描述可能精确和简练地表示电路的逻辑功能，现在在PLD的设计过程中广泛使用，并且有更加浒的趋势，常用的硬件描述语言有ABEL,VHDL语言等，其中ABEL是一种简单

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：539kb
    • 提供者：weixin_38609732

  1. EDA/PLD中的Coo1Runner-Ⅱ器件实现SCK时钟发生逻辑

  2. 此进程为SCK输出，逻辑，SCK与控制寄存器的CLKDIV、CPHA和CPOL位有关。SCK INT是内部SCK，用其来控制串行数据输出，是SPI控制状态机的同步时钟。当CPHA=1时，SCK_OUT=SCK_1；当CPHA=0时，SCK_OUT=SCK_0。CLK0_MASK和CLK1_MASK分另刂为CLK_0和CLK_1的输出控制信号。当没有数据传输时，SCK_0和SCK_1可以被关闭，如图所示。 　　如图  SCK时钟发生器　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：62kb
    • 提供者：weixin_38623707

  1. EDA/PLD中的EDA用算法流程图描述系统时的ASM图

  2. 用算法流程图描述系统时，并未严格地规定完成各操作所需的时间及操作之间的时间关系，仅规定了操作的顺序。对于采用同步时序结构的控制器，它在时钟脉冲的驱动下将产生一系列的控制信号，使数据处理单元完成各种操作。为此应该对各操作间的时间关系作出严格的描述。算法状态机ASM（A1gorithmic State Machine）图就是—种描述时钟驱动的控制器的工作流程的方法，它采用类似于流程图的形式来描述控制器在不同的时间内应完成的一系列操作，反映了控制条件及控制器状态的转换。这种描述方法和控制器硬件的实施有

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：89kb
    • 提供者：weixin_38703626

  1. EDA/PLD中的EDA的状态表、状态赋值表

  2. 在状态机的设计中，我们也可以用另外一种方式——状态表、状态赋值表来表示一个设计实体的各种工作状态、内部各工作状态转换的条件以及各工作状态对应的输出信号序列。从状态表、状态赋值表上，我们可以清楚地看出一个设计实体的各种工作状态、内部各工作状态转换的条件以及各工作状态对应的输出信号序列。图1.7是一个状态表、状态赋值表的示例。 　　如图 状态表（左）、状态赋值表（右）　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：51kb
    • 提供者：weixin_38703468

  1. EDA/PLD中的EDA的状态机图

  2. 状态机是一类很重要的时序电路，是许多数字电路的核心部件。状态机图是指用图形的方式来表示一个设计实体的各种工作状态、内部各工作状态转换的条件以及各工作状态对应的输出信号序列。如图是一个状态机图的示例。 　　如图 状态机图　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：36kb
    • 提供者：weixin_38670433

  1. EDA/PLD中的EDA中的状态控制器KZQ的设计

  2. 状态控制器KZQ的功能是控制微波炉工作过程中的状态转换，并发出有关控制信息，因此我们可用－个状态机来实现它。经过对微波炉工作过程中的状态转换条件及输出信号进行分析，我们可得到其状态转换图如图1所示，其输入、输出端口如图2所示。 　　如图1 KZQ的状态转换图 　　如图2 KZQ的输入、输出端口图　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：95kb
    • 提供者：weixin_38694699

  1. EDA/PLD中的基于FPGA的PS/2鼠标接口设计方法及其应用

  2. 引言 　　当前嵌入式系统技术已得到了广泛应用，但传统嵌入式系统的人机接口多采用小键盘操作的文本菜单方式，用户操作较为不便。本设计利用FPGA实现对PS/2接口鼠标的控制，是在以VGA作为输出设备的单片机系统上初步实现图形化用户界面的方案，它成本低、效果好，并且有很强的实用性。 　　FPGA（Field Programmable Gate Array）是 20世纪80年代中期出现的高密度、可编程逻辑器件，FPGA及其软件系统是开发数字电路的最新技术，它利用EDA技术，以电路原理图、硬件描述语言

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：93kb
    • 提供者：weixin_38730201

  1. EDA/PLD中的使用Verilog实现基于FPGA的SDRAM控制器

  2. 摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器的设计方法，使用该方法实现的控制器可非常方便地对SDRAM进行控制。关键词：SDRAM；控制器；Verilog；状态机 引言---  在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小、速度快、容量大，是比较理想的器件。但SDRAM的控制逻辑比较复杂，对时序要求也十分严格，使用很不方便，这就要求有一个专门的控制器，使系统用户能

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：108kb
    • 提供者：weixin_38727694