图1 是PROCESSOR的仿真图，我们先计算图中四个方向滤波器的绝对值大小： 　　H FILTER＝422；     V_FILTER=1950-1024=926 　　DR_FILTER=242；   DL_FILTER＝478 　　四者中的绝对值最大值是926，故最大的为V_filter。观察箭头所指的部分，正好为V_filter的值1950。经过验证，上述图中的所有输出满足输出期望。 　　其他模块及整个系统的仿真，请读者自行完成并进行分析。

滤波器的本质是实现并行流水加法操作。在调试过程中，为了观察到实际的延时，输出信号直接来自流水加法器的输出，而非流水寄存器输出。所以存在部分毛刺。 　　（1）激励源：同步时钟（CLK）及并行像素输入（QA，QB，QC，QD，QE，QF）。　　（2）期望结果：输出的数据之间满足Sobel滤波关系式。　　（3）仿真结果及分析：图1 是它的仿真波形，由图中可以看出：　　因此仿真结果符合设计要求。同时我们可以看出，并行流水操作将带来输出的滞后（如箭头部分所示）。 　　图1  FILTER的仿真结果