您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA/PLD中的现代FPGA设计的能源优化方案

  2. 引言   减少FPGA的功耗可带来许多好处,如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计 既需要有高功率效率的FPGA架构,也需要有能驾驭架构组件的良好设计规范。   本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案,并探讨近期的低功耗研究,以洞察高功率效率FPGA的未来趋势。   1  功耗的组成部分   FPGA的功耗由两部分组成:动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部
  3. 所属分类:其它

    • 发布日期:2020-10-22
    • 文件大小:175kb
    • 提供者:weixin_38654944
  1. EDA/PLD中的采用FPGA解决DSP设计难题

  2. DSP对电子系统设计来说非常重要,因为它能够迅速地测量、过滤或压缩即时的模拟信号。这样有助于实现数字世界和真实(模拟)世界的通信。但随着电子系统进一步精细化,需要处理多种模拟信号源,迫使工程师不得不做出艰难的决策。是使用多个DSP并将其功能与系统的其余部分同步更具优势?还是采用一个能够处理多功能的具有精细软件的高性能DSP更具优势?   由于当今的系统非常复杂,在许多情况下,单DSP的实现方案根本没有足够的处理能力。同时,系统架构也不能满足多芯片系统带来的成本、复杂性和功耗要求。   FPG
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:362kb
    • 提供者:weixin_38664469
  1. EDA/PLD中的Altera Cyclone IV GX系列FPGA开发方案

  2. Altera 公司的Cyclone IV 系列FPGA包括两个系列:Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架构,6 K 到150 K 的逻辑单元,高达6.3 Mb 的嵌入式存储器,小于1.5 W 的总功耗;Cyclone IV GX 器件提供高达八个3.125 Gbps高速收发器,用于大批量,成本敏感的应用如无线、有线、广播、工业,用户以及通信等行业。本文介绍了Cyclone IV 器件系列主要特性,收发器通道框图以及Cyclone IV GX FP
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:175kb
    • 提供者:weixin_38628552
  1. EDA/PLD中的FPGA提升智能手机设计差异化

  2. 当今手机行业的创新速度之快可谓前所未有,用户不断对手机提出更多的要求。智能手机、平板电脑和其它电池供电设备已经不再是简单的通信设备。现在通过集成诸多的"一直在线"的功能(如导航、电子邮件、电话、互联网接入和相机等),它们可以提供许多的个人服务。   在两大领先操作系统之间进行选择时,智能手机设计人员需要依赖硬件实现产品的差异化,从而在激烈的竞争中立于不败之地。可编程逻辑器件可以为手机系统架构师提供快速创新,给他们的产品增加新功能。这正是可编程逻辑器件可以为手机系统带来直接价值的体现。下面的一些
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:164kb
    • 提供者:weixin_38689477
  1. EDA/PLD中的基于FPGA的DDR3多端口读写存储管理系统设计

  2. 机载视频图形显示系统主要实现2D图形的绘制,构成各种飞行参数画面,同时叠加实时的外景视频。由于FPGA具有强大逻辑资源、丰富IP核等优点,基于FPGA的嵌入式系统架构是机载视频图形显示系统理想的架构选择。视频处理和图形生成需要存储海量数据,FPGA内部的存储资源无法满足存储需求,因此需要配置外部存储器。     与DDR2 SDRAM相比,DDR3 SDRAM带宽更好高、传输速率更快且更省电,能够满足吞吐量大、功耗低的需求,因此选择DDR3 SDRAM作为机载视频图形显示系统的外部存储器。
  3. 所属分类:其它

    • 发布日期:2020-10-19
    • 文件大小:461kb
    • 提供者:weixin_38690376
  1. EDA/PLD中的FPGA架构的功耗

  2. 减少FPGA的功耗可带来许多好处,如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计既需要有高功率效率的FPGA架构,也需要有能驾驭架构组件的良好设计规范。   本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案,并探讨近期的低功耗研究,以洞察高功率效率FPGA的未来趋势。   功耗的组成部分   FPGA的功耗由两部分组成:动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部逻辑块、互连架构中的
  3. 所属分类:其它

    • 发布日期:2020-11-06
    • 文件大小:179kb
    • 提供者:weixin_38747946
  1. EDA/PLD中的关于多路同步串口的FPGA传输实现

  2. 随着集成电路技术的发展,FPGA和DSP以及ARM以其体积小、速度快、功耗低、设计灵活、利于系统集成、扩展升级等优点,被广泛地应用于高速数字信号传输及数据处理,以DSP+FPGA+ARM的架构组成满足实时性要求的高速数字处理系统已成为一种趋势,本文主要研究FPGA在高速多路数据传输中的应用。   系统结构   在DSP多路串行数据同时向ARM发送的系统中,因为数据通道有并行要求,应用FPGA硬件并行的特点,由FPGA并行接收多路数据,经过缓冲后再发送至ARM进行数据的高级处理的方案,系统结构
  3. 所属分类:其它

    • 发布日期:2020-11-12
    • 文件大小:150kb
    • 提供者:weixin_38626080
  1. EDA/PLD中的优化FPGA功耗的设计技术

  2. 无论从微观到宏观、从延长电池寿命到减少全球变暖的温室效应等等,各种不同因素都在迅速推动系统设计人员关注节能问题。一项有关设计优先考虑事项的最新调查指出,大部分工程师已把功耗排在首位,或者是将其紧跟在性能、密度和成本之后。   在功耗方面,FPGA带来了独特的挑战。系统设计人员只要能够透彻充分的了解这些挑战,以及应对挑战所需的新技术、新方法和新工具,就能够发挥基于FPGA的便携式系统的部署优势。随着业界越来越多地采用FPGA,为更广泛的应用产品提供灵活性并加快其上市速度,这点便显得愈加重要。
  3. 所属分类:其它

    • 发布日期:2020-11-08
    • 文件大小:187kb
    • 提供者:weixin_38640443
  1. EDA/PLD中的FPGA高速收发器设计原则

  2. 高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足现在的要求。将收发器整合在FPGA中,成为解决这一问题的选择办法。   高速设计用FPGA   具备嵌入式数Gb收发器的低功耗FPGA架构,它能让设计人员利用高生产率的EDA工具提供实体层和逻辑层建构模块,研发出低成本的小型系统,使得设计师能够快速解决协议和速率的变化问题,以及为了提高性能和增加新功能时,必须
  3. 所属分类:其它

    • 发布日期:2020-11-08
    • 文件大小:106kb
    • 提供者:weixin_38518006
  1. EDA/PLD中的基于FPGA的NoC验证平台的构建

  2. 半导体工艺技术进入深亚微米时代后,基于总线系统芯片SoC(Svstem on Chip)的体系结构在物理设计、通信带宽以及功耗等方面无法满足未来多IP体系发展的需求。片上网络NoC(Netwotlk on Chip)是一种新的系统芯片体系结构,其核心思想是将计算机网络技术移植到系统芯片设计中来,从体系结构上彻底解决总线架构带来的问题。   研究人员从拓扑结构、路由算法、交换策略以及流控机制等多个方面对NoC进行研究,但是如何构建NoC验证平台,快速得到NoC的性能也一直是NoC研究的重点。
  3. 所属分类:其它

    • 发布日期:2020-11-07
    • 文件大小:244kb
    • 提供者:weixin_38698149
  1. EDA/PLD中的FPGA+DSP导引头信号处理中FPGA设计的关键技术

  2. 1 引言   随着同防工业对精确制导武器要求的不断提高,武器系统总体设计方案的日趋复杂,以及电子元器件水平的飞速发展。导引头信号处理器的功能越来越复杂,硬件规模越来越大.处理速度也越来越高.而且产品的更新速度加快,生命周期缩短。实现功能强、性能指标高、抗干扰能力强、工作稳定可靠、体积小、功耗低、结构紧凑合理符合弹载要求的导引头信号处理器已经势在必行。过去单一采用DSP处理器搭建信号处理器已经不能满足要求.FPGA+DSP的导引头信号处理结构成为当前以及未来一段时间的主流。   FPGA和DS
  3. 所属分类:其它

    • 发布日期:2020-11-07
    • 文件大小:156kb
    • 提供者:weixin_38638033
  1. EDA/PLD中的FPGA高性能数字信号处理能力的来源

  2. 数字信号处理意味着大量的运算,而此类运算分解到最基础的部分就是乘加结构。DSP处理器之所以有比通用处理器更强大的数字信号处理能力也在于其有专门的乘加结构,所以在执行乘加运算时对指令要求少,执行效率高。目前,大多数DSP处理器架构中只有一个乘加结构的内核,在实现具体算法时需要串行反复使用该内核。要提高运算的能力,主要通过提高处理器主频的方法来达成。但半导体工艺决定了主频不能无限制地提高,而且主频的提高也会增加器件的功耗。另一方面,FPGA的结构本质上非常适合于并行运算,同时FGPA中拥有多达几百个
  3. 所属分类:其它

    • 发布日期:2020-11-17
    • 文件大小:84kb
    • 提供者:weixin_38724154
  1. EDA/PLD中的Xilinx 发布大容量的领域优化FPGA 器件

  2. 面对市场对更大带宽的需求呈现的指数型增长态势,电子设备制造商在提升系统性能、产品更快上市方面面临越来越大的压力。为此,赛灵思公司(Xilinx, Inc. 宣布开始批量供应 Virtex?-5 SX240T 和 FX200T 两款器件,同时还新推出了 Virtex-5 TXT FPGA 平台,旨在帮助高性能系统的架构和设计人员实现高性能、低功耗以及产品尽快推向市场等方面的目标。基于业界领先的高性能 Virtex-5 FPGA 架构,这些器件为客户提供了性能最高的可配置 DSP 平台、唯一嵌入 P
  3. 所属分类:其它

    • 发布日期:2020-11-15
    • 文件大小:60kb
    • 提供者:weixin_38548434
  1. EDA/PLD中的赛灵思推出低功耗FPGA和CPLD解决方案

  2. 针对可编程器件设计中越来越严重的功率问题,为了满足客户不断增长的对电源管理的迫切需求,赛灵思公司展开了功率创新活动。该公司的所有开发计划都将电源管理作为设计准则来加以考虑,为客户提供全方位的电源解决方案,包括器件产品、设计工具和咨询服务等,力求保持低功耗技术的领先地位。  赛灵思的电源管理技术包括:在电路设计中改变电路原理图;在架构上提供给用户可配置的降功耗/休眠模式;在器件结构中使用低速晶体管来“一次性”配置单元;在工艺上提供三个氧化层厚度选项来实现更低功耗单元的工艺选项;制造时调整工艺配置,
  3. 所属分类:其它

    • 发布日期:2020-11-21
    • 文件大小:58kb
    • 提供者:weixin_38735541
  1. EDA/PLD中的ACTEL 推出具Cortex-M1功能的IGLOO FPGA

  2. Actel公司宣布特为其IGLOO系列现场可编程门阵列 (FPGA) 而优化ARM  Cortex-M1处理器核,成功协助系统设计人员大大延长其手持及便携式设计的电池寿命。业界最低功耗FPGA系列与专为FPGA应用而设计并广泛流行的工业标准32位ARM处理器相结合,为设计人员提供了理想的低功耗集成平台,可迅速开发便携式产品。而且,作为唯一一家向客户免费提供业界标准处理器核的FPGA供应商,Actel还可让设计人员充分利用ARM架构现成的庞大软件和设计工具资源,从而提高成本效益、缩短开发周期及降低
  3. 所属分类:其它

    • 发布日期:2020-11-30
    • 文件大小:70kb
    • 提供者:weixin_38625708
  1. EDA/PLD中的Xilinx发布65nm Virtex-5 系列FPGA

  2. Xilinx公司发布其新的 Virtex-5 系列领域优化现场可编程门阵列 (FPGA),该系列基于业界最先进的 65 纳米 (nm) 三极栅氧化层技术、突破性的新型 ExpressFabric 技术和经过验证的 ASMBL 架构。Xilinx宣布发运首批 Virtex-5 LX 平台,更多平台将在未来 18 个月内陆续托运。   关键设计团队在工艺技术、架构和产品开发方法学方面的创新,使 Virtex-5 FPGA 在性能和密度方面取得前所未有的进步--与前一代 90-nm FPGA 相比
  3. 所属分类:其它

    • 发布日期:2020-11-28
    • 文件大小:99kb
    • 提供者:weixin_38652196
  1. EDA/PLD中的提供更快时序的Xilinx ISE 8li

  2. 赛灵思公司 (Xilinx) 今天宣布推出集成软件环境 (ISE) 设计工具套件8.1i 版,新版本增加了新的 ISE Fmax 技术,具有增强的物理综合能力,可提高 Virtex-4 和 Spartan-3 架构的性能和时序收敛特性。通过使用 ISE 8.1i 软件,设计者可将性能提升至比以前ISE 版本平均高出10% 到 37%,与相比,并将使用 Virtex-4 FPGA的性能提升至最高可超出竞争解决方案的70%。ISE 8.1i 还对其业界唯一的局部重配置技术进行了增强,可实现更低的成本
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:61kb
    • 提供者:weixin_38655347
  1. EDA/PLD中的QuickLogic BGA封装的超低功耗FPGA

  2. QuickLogic公司日前宣布,其Eclipse II QL8150产品推出了8x8 mm封装。由于采用了球栅阵列(BGA)封装,该产品所具有的小尺寸架构特别适合小型便携应用,例如智能手机、个人媒体播放器和工业手持产品。 这种微细间距BGA(0.5mm)封装在8x8 mm的覆盖区域内有196个焊接点,具有尺寸小而散热功能好的优点,特别适合于小型且有空间限制要求的应用。由于空间有限再加上缺乏有效的冷却机制,一些手持产品需要其内部的半导体部件能够适应温差极大的各种工作环境,而经过特别设计的QL81
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:53kb
    • 提供者:weixin_38562329
  1. EDA/PLD中的可编程逻辑器件APEX20K的原理及应用

  2. 摘要:介绍了Altera公司生产的多核架构可编程逻辑器件APEX20K系列芯片的主要特点和结构功能,给出了APEX20K内含的ClockLock以及ClockBoost电路的典型应用实例。 关键词:可编程逻辑器件 在系统设计 FPGA APEX20K1 主要特点APEX20K是Altera公司生产的首款带有多核架构的可编程逻辑器件,密度在30 000到1 500 000门,时钟速度高达822MHz。这种多核结构克服了必须用多个器件来实现系统级设计的麻烦,同时也节省了PCB板的空间。由
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:85kb
    • 提供者:weixin_38732463
  1. EDA/PLD中的ACTEL为低功耗的IGLOO系列FPGA提供ARM CORTEX-M1处理器

  2. Actel公司宣布特为其IGLOO系列现场可编程门阵列 (FPGA) 而优化ARM  Cortex-M1处理器核,成功协助系统设计人员大大延长其手持及便携式设计的电池寿命。低功耗FPGA系列与专为FPGA应用而设计并广泛流行的工业标准32位ARM处理器相结合,为设计人员提供了理想的低功耗集成平台,可迅速开发便携式产品。而且,作为唯一一家向客户免费提供业界标准处理器核的FPGA供应商,Actel还可让设计人员充分利用ARM架构现成的庞大软件和设计工具资源,从而提高成本效益、缩短开发周期及降低开发成
  3. 所属分类:其它

    • 发布日期:2020-12-05
    • 文件大小:62kb
    • 提供者:weixin_38735790
« 12 »