您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. EDA中的密码锁输入电路各主要功能模块的设计

  2. 本设计将采用串行输入/串行输出(Serial In/Seria1 Out)移位寄存器硬件作为按键存储电路。所谓的串行输入/串行输出移位寄存器,即数据一个接着一个依序进来,输出时采用先进先出的顺序,同样是一个接着一个依序输出。
  3. 所属分类:其它

    • 发布日期:2020-07-31
    • 文件大小:72kb
    • 提供者:weixin_38748556
  1. EDA/PLD中的EDA中的密码锁输入电路各主要功能模块的设计

  2. 1)时序产生电路   本时序产生电路中使用了三种不同频率的工作脉冲波形:系统时钟脉冲(它是系统内部所有时钟脉冲的源头,且其频率最高)、弹跳消除取样信号、键盘扫描信号。   当一个系统中需使用多种操作频率的脉冲波形时,最方便的方法之一就是利用一个自由计数器来产生各种需要的频率。也就是先建立一个N位计数器,N的大小根据电路的需求决定,N的值越大,电路可以分频的次数就越多,这样就可以获得更大的频率变化,以便提供多种不同频率的时钟信号。若输入时钟为CLK,N位计数器的输出为Q[N-10],则Q(O)
  3. 所属分类:其它

    • 发布日期:2020-11-16
    • 文件大小:287kb
    • 提供者:weixin_38608693
  1. EDA中的密码锁输入电路各主要功能模块的设计

  2. 1)时序产生电路   本时序产生电路中使用了三种不同频率的工作脉冲波形:系统时钟脉冲(它是系统内部所有时钟脉冲的源头,且其频率)、弹跳消除取样信号、键盘扫描信号。   当一个系统中需使用多种操作频率的脉冲波形时,方便的方法之一就是利用一个自由计数器来产生各种需要的频率。也就是先建立一个N位计数器,N的大小根据电路的需求决定,N的值越大,电路可以分频的次数就越多,这样就可以获得更大的频率变化,以便提供多种不同频率的时钟信号。若输入时钟为CLK,N位计数器的输出为Q[N-10],则Q(O)为CL
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:375kb
    • 提供者:weixin_38748055