注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA—EDA技术实用教程(pdf影印)

  2. 学习VHDL和FPGA的经典资料 第 1 章 概述 1.1 EDA 技术及其发展 1.2 EDA 技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2

  3. 所属分类：硬件开发

    • 发布日期：2010-06-07
    • 文件大小：8mb
    • 提供者：zt839486421

  1. EDA—EDA技术实用教程

  2. 综合 1.5 基于VHDL 的自顶向下设计方法 1.3 EDA 技术的优势 1.3 EDA 的发展趋势 【习题】 第 2 章 EDA 设计流程及其工具 2.1 设计流程 2.1.1 设计输入(原理图／HDL 文本编辑) 2.1.2 综合 2.1.3 适配 2.1.4 时序仿真与功能仿真 2.1.5 编程下载 2.1.6 硬件测试 2.2 ASIC 及其设计流程 2.2.1 ASIC 设计方法 2.2.2 一般ASIC 设计的流程 2.3 常用EDA 工具 2.3.1 设计输入编辑器 2.3.2

  3. 所属分类：硬件开发

    • 发布日期：2010-11-19
    • 文件大小：8mb
    • 提供者：sundyqt

  1. 软件设计规范

  2. 范围：CPU上可以识别的代码和数据。全部的代码总和。 要求：从定义开始的设计。完整性，彻底地定义从无开始的整个设计。这是因为软件之软，也是因为硬件平台的多样性和特殊性。 完整把握，从头设计是第一原则。因为软件世界自己并不能统一，还有继续分化的趋势。没有根本一致的基础可能是软件的本性。退回到一无所有是处理软件问题的根本。 在这样的视野下，操作系统只是一个部分，一个模块，不同的操作系统任你选择；语言的选择是运行环境的选择（每种语言有每种语言的运行时布局）；所谓框架只是“类库＋运行环境”的一种构造。

  3. 所属分类：Java

    • 发布日期：2015-03-11
    • 文件大小：57kb
    • 提供者：l240473169

  1. STC51单片机IAP15W4K58S4最小系统板-教程资料-技小新-IAP15W4K58S4最小系统板《学习手册》.pdf

  2. STC51单片机IAP15W4K58S4最小系统板-教程资料-技小新-IAP15W4K58S4最小系统板《学习手册》.pdf按小新 xnpr丿深圳市技新电子科技有限公司 Www.jixin.pro 51单片机最小系统板-AP15W4K58s4V1.0.0.0 设计了一个发光二极管控制电路 设计了单片机的最小系统。 31模块原理图 的L+ 详地 度点G retiro LNC 蕊解于 51小系获轿子获市公列1.0 c170505 Dramn By: J xn-ean 模块原理图 ●原理图太大了,放到

  3. 所属分类：其它

  1. EDA/PLD中的低频数字相位（频率）测量的CPLD实现

  2. 在电子测量技术中，测频测相是最基本的测量之一。相位测量仪是电子领域的常用仪器，当前测频测相主要是运用等精度测频、PLL锁相环测相的方法。研究发现，等精度测频法具有在整个测频范围内保持恒定的高精度的特点，但是该原理不能用于测量相位。PLL锁相环测相可以实现等精度测相，但电路调试较复杂。因此，选择直接测相法作为低频测相仪的测试方法。 　　设计的低频测相仪，满足以下的技术指标：a .频率20-20KHz；b .输入阻抗≥100KΩ；c.相位测量绝对误差≤1度； d.具有频率测量和数字显示功能；e.显

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：120kb
    • 提供者：weixin_38746293

  1. EDA/PLD中的基于VHDL的99小时定时器设计及实现

  2. 0 引言 　　传统的定时器硬件连接比较复杂，可靠性差，而且计时时间短，难以满足需要。本设计采用可编程芯片和VHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz，因而计时精度很高。本设计采用逐位设定预置时间，其最长时间设定可长达99小时59分59秒。完全可以满足用户的需要，使用也更为方便。 　　1 系统原理 　　本定时器的核心器件为EP1C6Q240C8芯片。该芯片有选位、置位、启动、复位、倒计时等功能，显示采用2个3位LED数

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：244kb
    • 提供者：weixin_38691742

  1. EDA/PLD中的EDA的参数可设置兆功能块实现法

  2. 参数可设置兆功能块实现法就是设计者可以根据实际电路的设计需要，选择LPM（Library of Parameterized Modue1s，参数可设置模块库，简称LPM）库中的适当模块，并为其设定适当的参数以满足自己设计需要的一种实现方法。作为EDIF标准的一部分，LPM形式得到了EDA工具的良好支持，LPM中功能模块的内容很丰富。 　　在EDA的设计中，以图形或硬件描述语言模块形式调用兆功能块进行设计，使得基于EDA技术的电子设计能够有效地利用其他优秀电子工程技术人员的硬件设计成果，更使得设

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：30kb
    • 提供者：weixin_38598613

  1. EDA/PLD中的EDA的原理图设计实现法

  2. 原理图设计实现法就是用原理图表达自己的设计思想，并使用EDA工具提供的图形编辑器以原理图的方式进行设计输入的一种实现方法。原理图输入法的实现方式简单、直观、方便，并且可利用许多现成的单元器件或自行设计的元器件。　　  来源:ks99

  3. 所属分类：其它

    • 发布日期：2020-11-16
    • 文件大小：19kb
    • 提供者：weixin_38661100

  1. EDA/PLD中的基于CPLD的异步串行收发器设计

  2. 摘要：介绍了基于ＣＰＬＤ的异步串行收发器的设计方案，着重叙述了用混合输入（包括原理图和ＶＨＤＬ）实现该设计的思想，阐述了在系统可编程（ＩＳＰ）开发软件的应用方法与设计流程，并给出了ＶＨＤＬ源文件和仿真波形。 关键词：异步串行收发器；混合输入；在系统可编程；CPLD；ispLSI1016传统数字系统的设计主要基于标准逻辑器件并采用“Ｂｏｔｔｏｍ－Ｕｐ”（自底向上）的方法构成系统。这种“试凑法”设计无固定套路可寻，主要凭借设计者的经验。所设计的数字系统虽然不乏构思巧妙者，但往往要用很多标准器件

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：90kb
    • 提供者：weixin_38652870

  1. EDA的参数可设置兆功能块实现法

  2. 参数可设置兆功能块实现法就是设计者可以根据实际电路的设计需要，选择LPM（Library of Parameterized Modue1s，参数可设置模块库，简称LPM）库中的适当模块，并为其设定适当的参数以满足自己设计需要的一种实现方法。作为EDIF标准的一部分，LPM形式得到了EDA工具的良好支持，LPM中功能模块的内容很丰富。 　　在EDA的设计中，以图形或硬件描述语言模块形式调用兆功能块进行设计，使得基于EDA技术的电子设计能够有效地利用其他电子工程技术人员的硬件设计成果，更使得设计效

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：29kb
    • 提供者：weixin_38502915

  1. EDA的原理图设计实现法

  2. 原理图设计实现法就是用原理图表达自己的设计思想，并使用EDA工具提供的图形编辑器以原理图的方式进行设计输入的一种实现方法。原理图输入法的实现方式简单、直观、方便，并且可利用许多现成的单元器件或自行设计的元器件。　　  :

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：17kb
    • 提供者：weixin_38646914