FM0编码以其便于位同步提取、频谱带宽较窄、实现电路简单而在ETC中得到广泛的应用,线路FM0解码模块是ETC系统基带电路重要组成部分,本文基于ETC系统中车载单元(On board unit,OBU)与路边单元(Road sideunit,RSU)之间的短距离双向通信,以提高FM0解码速度的目的,根据FM0编码原则,在FPGA软件环境下用高级硬件描述语言VHDL实现FM0解码器设计,给出程序代码

FM0编码以其便于位同步提取、频谱带宽较窄、实现电路简单而在ETC中得到广泛的应用，线路FM0解码模块是ETC系统基带电路重要组成部分，本文基于ETC系统中车载单元(On board unit，OBU)与路边单元(Road sideunit，RSU)之间的短距离双向通信，以提高FM0解码速度的目的，根据FM0鳊码原则，在FPGA软件环境下用高级硬件描述语言VHDL实现FM0解码器设计，给出程序代码，在Quartus II环境下仿真，并通过逻辑分析仪观察波形。同等功能下，解码时间是图形输入法的五分

本文介绍了在FPGA软件环境下用高级硬件描述语言VHDL实现FM0解码器设计，最终实现ETC系统中OBU和RSU中的FM0解码模块的逻辑功能。