注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. HDB3编码器的FGPA实现

  2. HDB3码是AMI码的改进型，称为三阶高密度双极性码，它克服了AMI码的长连0串 现象。而且HDB3码还有无直流万分及低频万分少等优点，对定时信号的恢复十分有利，因而成为CCITT协会推荐使用的基带传输码型之一。

  3. 所属分类：电信

    • 发布日期：2011-05-07
    • 文件大小：581kb
    • 提供者：yx1900

  1. 基于FGPA出租车计费器的设计

  2. 本文介绍了一种采用FPGA芯片设计出租车计费器的方法。介绍了该计费器的主要组成单元—速度模块、计程模块、计时模块及计费模块的设计方法，同时给出了详细的仿真波形，实现了出租车按行驶里程自主收费，并解决了出租车计费低功耗问题，同时提高了计费系统的可靠性、通用性，还能模拟汽车启动、停止、暂停车速等状态。

  3. 所属分类：教育

    • 发布日期：2011-05-22
    • 文件大小：387kb
    • 提供者：zjb198731

  1. ov7670学习资料

  2. ov7670模块用来实时显示图像，通过fgpa控制和读取读取数据，最总实现vga显示。

  3. 所属分类：硬件开发

    • 发布日期：2013-08-13
    • 文件大小：26mb
    • 提供者：nalengyu2013

  1. IIC总线 Verilog FGPA模块实现 注释详尽 初学必备

  2. IIC总线 Verilog FGPA模块实现 注释详尽 初学必备，实现了IIC读写EEPROM，已封装成模块，实例中为了testbench测试，将写入的数据变成了固定值，注释详尽，初学者也能明白，本人初学时编写，完整测试通过 /*** * clk50M : 50M输入时钟 * resetKey : 复位信号 * IIC_SDA : IIC数据接口 * IIC_SCL : IIC控制时钟接口 * RWSignal : 读写信号，读1，写0 * startSignal : 开始执行读命令信号，上升

  3. 所属分类：硬件开发

    • 发布日期：2015-10-15
    • 文件大小：7kb
    • 提供者：friendhuang

  1. Uart RS232 VerilogFGPA实现

  2. Uart RS232 Verilog FGPA实现 带testbench，实现了串口数据接受口接收一个字节数据后将这一个字节通过输出发送出去，更详细的看读写模块 顶级模块如下： module UartRs232(clk50M, resetKey, uTx, uRx); `include "infoDefine.v" input clk50M; input resetKey; input uRx; //接受数据 output uTx; //发送数据 wire uTx; wire [7:0]rea

  3. 所属分类：硬件开发

    • 发布日期：2015-10-15
    • 文件大小：3kb
    • 提供者：friendhuang

  1. VGA驱动与实现

  2. 基于FGPA的VGA显示实现方法

  3. 所属分类：硬件开发

    • 发布日期：2016-08-03
    • 文件大小：865kb
    • 提供者：caixupual

  1. FIR数字滤波器的FPGA实现研究

  2. FIR数字滤波器的FPGA实现研究

  3. 所属分类：硬件开发

    • 发布日期：2016-08-03
    • 文件大小：383kb
    • 提供者：caixupual

  1. FPGA实现均值滤波

  2. 这个一个关于实现将图片转成灰度再由灰度实现均值滤波算法处理的一个工程，工程完整，下载可直接使用，里面注释详细

  3. 所属分类：硬件开发

    • 发布日期：2018-08-06
    • 文件大小：4mb
    • 提供者：m0_37666899

  1. 平行crc在fpga上的实现

  2. 循环冗余码校验 CRC（Cyclic Redundancy Check） 广泛用于通讯领域和数据存储的数据检错。 基于 FPGA 在通 讯领域和数据存储的应用越来越广泛，CRC 的编码解码模块已经是 FPGA 上 的 常用 模 块 了。 采 用 超 前位 计 算 实现 CRC 在 FPGA 上的并行运算，通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。

  3. 所属分类：其它

    • 发布日期：2018-10-11
    • 文件大小：395kb
    • 提供者：ligen19941227

  1. 基于FGPA的4位计数器

  2. 基于FGPA的4位计数器，可以自由设置位数，实现任意位数的计数器。具有以下功能： 1.方向可以设置，正向计数和方向计数 2.模值可以设置 3.计数频率可以调整

  3. 所属分类：专业指导

    • 发布日期：2019-02-23
    • 文件大小：24mb
    • 提供者：u012560933

  1. 4.8 clock.zip

  2. verilog 多功能数字钟 fgpa开发 可以实现复位 显示时分秒 具有定点闹钟 整点报时当计时到 0 分 0 秒时开始报时，报时持续 20 秒种，报时方式 为每响 0.3 秒停 0.2 秒，连续响 3 次后停 1 秒增加闹钟功能，即具有闹钟设置和闹钟报时功能。闹钟可设置时、分。利用 2 个拨 动开关可以设置闹钟时间。其中 1 号开关用来依次选择时、分中的某一个，例如拨 动一次 1 号开关，选择分，再拨动一次，则选择

  3. 所属分类：其它

  1. 一款基于FPGA的RFID阅读器设计

  2. 针对现有的RFID阅读器具有体积大和不容易升级的缺点，依据FPGA具有开发简单，静态可重复编程和动态在系统编程的特点，研究了基于FPGA的RFID阅读器，该种阅读器具有结构灵活，体积小，升级容易和方便实现不同的外设接口等优点，阅读器以FGPA芯片为核心，实现了RFID阅读器的各种设备接口，采用串口中断服务程序接收标签的数据信息，LCD显示标签的数据信息。在FPGA集成开发环境中编译，调试和综合，使用专用下载线将程序下载到FPGA芯片中实现其功能。实验结果表明：FPGA可以有效的实现RFID阅读器

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：259kb
    • 提供者：weixin_38745925

  1. RFID技术中的一款基于FPGA的RFID阅读器设计

  2. 摘要:针对现有的 RFID 阅读器具有体积大和不容易升级的缺点，依据 FPGA具有开发简单，静态可重复编程和动态在系统编程的特点，研究了基于 FPGA 的 RFID 阅读器，该种阅读器具有结构灵活，体积小，升级容易和方便实现不同的外设接口等优点，阅读器以 FGPA 芯片为核心，实现了 RFID 阅读器的各种设备接口，采用串口 中断服务程序接收标签的数据信息，LCD 显示标签的数据信息。在 FPGA 集成开发环境中编译，调试和综合， 使用专用下载线将程序下载到 FPGA 芯片中实现其功能。实验结果

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：207kb
    • 提供者：weixin_38688956

  1. EDA/PLD中的FPGA高性能数字信号处理能力的来源

  2. 数字信号处理意味着大量的运算，而此类运算分解到最基础的部分就是乘加结构。DSP处理器之所以有比通用处理器更强大的数字信号处理能力也在于其有专门的乘加结构，所以在执行乘加运算时对指令要求少，执行效率高。目前，大多数DSP处理器架构中只有一个乘加结构的内核，在实现具体算法时需要串行反复使用该内核。要提高运算的能力，主要通过提高处理器主频的方法来达成。但半导体工艺决定了主频不能无限制地提高，而且主频的提高也会增加器件的功耗。另一方面，FPGA的结构本质上非常适合于并行运算，同时FGPA中拥有多达几百个

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：84kb
    • 提供者：weixin_38724154

  1. 一种在片上系统中实现Nand Flash控制器的方法

  2. 摘要:Nand Flash以其优越的特性和更高的性价比,在现代数码产品中得到了广泛的应用。在片上系统芯片中集成Nand Flash控制器成为一种趋势。本文提出了在一款基于ARM7TDMI CPU CORE的片上系统( SoC)芯片中的Nand Flash控制器实现方案。通过直接内存存取(DMA)的数据传输方式,使Nand Flash的数据传输速率得到了一定提高,满足了实际应用的设计要求。该设计方法已通过了RTL级验证、FGPA验证,并在实际芯片的演示样机上得到了具体实现。 　　关键词:片上系统;

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：203kb
    • 提供者：weixin_38703980

  1. 单片机与DSP中的快速实现基于FPGA的脉动FIR滤波器

  2. 引言 　　目前，用FPGA(现场可编程门阵列)实现FIR(有限冲击响应)滤波器的方法大多利用FPGA中LUT(查找表)的特点采用DA(分布式算法)或CSD码等方法，将乘加运算操作转化为位与、加减和移位操作。这些结构需要占用器件较多的LE(逻辑元件)资源，设计周期长，工作频率低，实时性差。本文提出一种基于Stratix系列FPGA器件的新的实时高速脉动FIR滤波器的快速实现方法。利 用FGPA集成的DSP(数字信号处理器)乘加模块定制卷积运算单元，利用VHDL(甚高速集成电路硬件描述语言)元件

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：129kb
    • 提供者：weixin_38603704

  1. 新型数字CCD相机及其图像数据传输卡设计

  2. 摘要：以ＤＡＬＳＡ 公司的ＣＡ－Ｄ７－１０２４Ｔ数字ＣＣＤ相机为例，详细讨论了数字ＣＣＤ相机的接口信号及其时序关系；研究了数字ＣＣＤ相机图像传输卡的关键技术，介绍了传输卡的电路原理及各部分的实现方法。 关键词：CCD相机 FGPA 图像数据传输卡 PCI总线 随着ＣＣＤ技术的发展，频率高、数字化的新型ＣＣＤ相机不断出现。ＣＣＤ相机输出的数字化，简化了相机与传输采集系统的接口设计，使数字ＣＣＤ相机正越来越多地成为实时ＰＣＩ控制、数据采集、图形图像处理、遥感遥测等系统中的探测器。这种ＣＣＤ相机多采用

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：163kb
    • 提供者：weixin_38732811

  1. RISCV-DE10-Nano：在DE10-Nano上实现的RISCV，带有显示器-源码

  2. 在FGPA上实现的RISCV CPU 玩人生游戏 什么为什么 回到大学时，我建立了Little Computer 3，该计算机最终在FPGA上运行，并导致灯闪烁。 我在工作时使用FPGA，有一天我想到，再次在FPGA上构建LC3，使其比闪烁的灯光更有用，这很有趣。 在工作中，我使用Quartus来构建FPGA设计，并且可以使用免费的lite版本。 它将FPGA搜索限制在Altera / Intel，但是熟悉该软件将使项目的这一部分变得更容易。 经过一番搜索之后，我选择了DE10Nano-Lite

  3. 所属分类：其它

    • 发布日期：2021-02-13
    • 文件大小：32mb
    • 提供者：weixin_42132056

  1. FPGA高性能数字信号处理能力的来源

  2. 数字信号处理意味着大量的运算，而此类运算分解到基础的部分就是乘加结构。DSP处理器之所以有比通用处理器更强大的数字信号处理能力也在于其有专门的乘加结构，所以在执行乘加运算时对指令要求少，执行效率高。目前，大多数DSP处理器架构中只有一个乘加结构的内核，在实现具体算法时需要串行反复使用该内核。要提高运算的能力，主要通过提高处理器主频的方法来达成。但半导体工艺决定了主频不能无限制地提高，而且主频的提高也会增加器件的功耗。另一方面，FPGA的结构本质上非常适合于并行运算，同时FGPA中拥有多达几百个乘

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：108kb
    • 提供者：weixin_38678498

  1. ecrv32:在Arty S7-25 FPGA板上运行的简单RISC-V实现-源码

  2. ecrv32 一个简单的RISC-V实现（模型：rv32imc） 当合成/实现时，当前版本在Arty S7-25 FPGA板上以100Mhz的速度运行，平均每条指令3个时钟。 先决条件 硬件软件： 维瓦多2020.2 Digilent Arty S7-25 FGPA板（或引脚/零件兼容）板 Digilent microSD PMOD连接到插槽A（可选） Digilent VGA输出PMOD连接到插槽B＆C（可选） 来自的riscv-tool实用程序，能够通过USB UART上传您自己的可执行

  3. 所属分类：其它

    • 发布日期：2021-03-20
    • 文件大小：160kb
    • 提供者：weixin_42130889
« 12 »