注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VerilogHDL的FIR数字滤波器设计与仿真

  2. 本文主要分析了FIR 数字滤波器的基本结构和硬件构成特点, 简要介绍了FIR 滤波器实现的方式优缺点; 结Altera 公司的Stratix 系列产品的特点, 以一个基于MAC 的8阶FIR 数字滤波器的设计为例, 给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法, 并且QuartusII 的集成开发环境下编写HDL 代码, 进行综合;QuartusII内部的仿真器对设计做脉冲响应仿真和验证。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-18
    • 文件大小：130kb
    • 提供者：xchust2006

  1. VHDL设计FIR滤波器的文档

  2. 用FPGA设计15阶FIR低通滤波器。窗口类型为Hamming，Beta为0.5，FS为8.6kHz，FC为3.4kHz。编写Verilog HDL语言，用Modelsim进行仿真。本设计主要考虑工作速度，不必考虑芯片资源的耗用。高性能乘法器是实现高性能的FIR运算的关键。二进制数乘法的实质是部分积的移位累加。为了提高速度，我们分别使用了Booth编码，Wallace树，超前进位加法器，选择进位加法器结构。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-19
    • 文件大小：442kb
    • 提供者：SimeonChan

  1. 基于DA算法的FIR滤波器设计与实现

  2. 在数字信号处理系统中，FIR数字滤波器多采用专用DSP芯片(如TMS320CXX系列)，这种基于DSP的处理系统存在很多优点，比如方案灵活、可操作性强、程序易于移植。但这种结构的滤波器多是根据FIR 滤波器的数据移位相乘累加的算法编写相应软件，利用软、硬件相互结合完成滤波器的设计。由于软件运行时，指令都是串行执行的，这严重制约了系统的运行速率，不能满足高传输速率，大数据吞吐量的数字信号的实时性处理要求。而基于DA算法的FPGA滤波器则是一种采用纯硬件的方式实现FIR 滤波器的方式，这种方法突出

  3. 所属分类：其它

    • 发布日期：2009-05-29
    • 文件大小：126kb
    • 提供者：houxinqiang88

  1. 基于Matlab的线性相位FIR系统的Lattice网格实现

  2. 用窗函数法和切比雪夫逼近法设计一个低通滤波器，滤波器的参数可由自己设定，根据需要选用矩形窗、汉明窗、布拉克曼窗、凯泽窗，对比两种方法的结果。并把结果用lattice结构实现

  3. 所属分类：其它

    • 发布日期：2009-11-24
    • 文件大小：42kb
    • 提供者：honglei1988

  1. 基于DSP的FIR滤波器

  2. 滤波器的设计是数字信号处理中最基础的部分，也是比较重要的部分。基于DSP的FIR滤波器的设计，首先采用MATLAB对滤波器进行仿真，使用的是它自带的函数库，仿真成功后得到滤波器的滤波系数，然后再基于TMS320VC5402 DSP 芯片采用汇编语言实现FIR数字滤波器。其中用到了TI公司的CCS 5000作为DSP开发环境。FIR滤波器主要采用非递归结构，因此在有限精度运算中不存在稳定性问题，误差较小。而且它能适应某些特殊的场合，如构成微分器或微分器，因而有更大的适应性。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-05
    • 文件大小：272kb
    • 提供者：zxlfiy

  1. FIR数字滤波器分布式算法的原理及FPGA实现

  2. 在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。

  3. 所属分类：其它

    • 发布日期：2010-01-07
    • 文件大小：582kb
    • 提供者：zxzbxd

  1. fir数字滤波器的设计

  2. 本文主要分析了FIR 数字滤波器的基本结构和硬件构成特点, 简要介绍了FIR 滤波器实现的方式优缺点; 结合Altera 公司的Stratix 系列产品的特点, 以一个基于MAC 的8 阶FIR 数字滤波器的设计为例, 给出了使用Verilog 硬件描述语言进 行数字逻辑设计的过程和方法, 并且在QuartusII 的集成开发环境下编写HDL 代码, 进行综合; 利用QuartusII 内部的仿真器 对设计做脉冲响应仿真和验证。

  3. 所属分类：嵌入式

    • 发布日期：2010-04-17
    • 文件大小：130kb
    • 提供者：zxq3040010wgx

  1. 基于FPGA的32阶FIR滤波器设计

  2. 基于FPGA32阶滤波器的设计，讲解了滤波器的结构设计和器件设计。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-16
    • 文件大小：720kb
    • 提供者：sdnjlgdx

  1. FIR滤波器性质讲解ppt

  2. 这是数字信号处理课程第五章第一节课件 内 容 提 要 FIR数字滤波器指标 线性相位FIR数字滤波器的特性 窗函数法设计线性相位FIR数字滤波器 频率取样法设计线性相位FIR数字滤波器 线性相位FIR数字滤波器的优化设计 FIR数字滤波器的基本结构 利用MATLAB设计FIR数字滤波器

  3. 所属分类：其它

  1. 基于DSP的FIR数字滤波器设计及实现

  2. 简述FIR数字滤波器的结构和特点,及其在DSP上实现的过程。首先使用 MATLAB设计一个FIR低通滤波器系数,然后利用filter( )函数进行仿真,最后对一个混合信号用TM S320LF2407芯片实现低通滤波处理。本文所编写的滤波器汇编程序,具有简洁,生成的代码少,执行效率高等优点。实验结果表明,所设计的FIR滤波器能达到预期效果。

  3. 所属分类：医疗

    • 发布日期：2011-04-06
    • 文件大小：398kb
    • 提供者：xiyuzy

  1. FIR数字滤波器的FPGA实现

  2. 为了研究不同结构的 FIR 数字滤波器 FPGA 实现对数字多普勒接收机中 FPGA 器件资源消耗及其实现的滤波 器的速度性能 在 Xilinx ISE10.1 开发平台中 采用 Verilog HDL 语言分别实现了 FIR 数字滤波器的改进的串行结构 并行结构以及 DA 结构,并在 ModelSim 仿真验证平台中仿真了实现设计 结果表明 改进串行结构的实现消耗资源少 但滤波速度慢 并行结构的实现滤波速度快但消耗资源多 而 DA 算法的实现速度仅取决于输入数据的宽度 所以滤 波速度通常较快

  3. 所属分类：电信

    • 发布日期：2011-05-26
    • 文件大小：437kb
    • 提供者：hudiemama

  1. 单片机系统FIR数字滤波器的设计与仿真

  2. 单片机系统FIR数字滤波器的设计与仿真 常用的单片机滤波算法主要以多次测量 求平均值为主。例如中值滤波[1】、滑动平均滤波等，这 些滤波算法有时不能满足性能要求。有限冲激响应 FIR数字滤波器不但结构稳定．而且在满足幅频特 性的同时能保证严格的线性相位，在多种单片机数 据采集系统中具有广泛的应用前景。

  3. 所属分类：嵌入式

    • 发布日期：2011-05-29
    • 文件大小：307kb
    • 提供者：huangmengting

  1. FIR数字滤波器的FPGA实现研究.pdf

  2. 为了研究不同结构的nR数字滤波器FPGA实现对数字多普勒接收机中n，GA器件资源消耗及其实现的滤波器的速度性能，在Xilinx ISEIO．1开发平台中，采用Verilog HDL语言分剐实现了FIR数字滤波器的改进的串行结构、并行结构以及DA结构，并在ModelSim仿真验证平台中仿真了实现设

  3. 所属分类：硬件开发

    • 发布日期：2011-07-26
    • 文件大小：388kb
    • 提供者：fnrover

  1. 基于DA算法的FIR数字滤波器的FPGA设计.pdf

  2. 　 凭借规整的内部逻辑块阵列和丰富的连线资源 ,FPGA 特别适合细粒度和高并行度结构特点的数字信号处理 任务。文章提出一种采用分布式算法实现16 阶 FIR低通滤波器的 FPGA 设计方法。通过 MATLAB提取符合设计指标的 参数 ,采用 Verilog HDL 描述数字逻辑设计过程 ,在 Quartus Ⅱ集成开发环境下进行综合 ,并且在 Modelsim 中进行实验仿 真和验证。

  3. 所属分类：硬件开发

    • 发布日期：2011-07-26
    • 文件大小：355kb
    • 提供者：fnrover

  1. FIR数字滤波器分布式算法的原理及FPGA实现

  2. 在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法

  3. 所属分类：硬件开发

    • 发布日期：2011-11-29
    • 文件大小：343kb
    • 提供者：dhb19888

  1. FIR滤波器的FPGA实现

  2. 随着科技的发展，电子电路的设计正逐渐摆脱传统的设计模式，而采用FPGA来设计电子电路正成为设计的趋势。这是因为采用FPGA设计电子电路不仅开发时间短，资金投入相对少，且可将电路板级产品集成为芯片级产品。纵观可编程逻辑器件的发展史，FPGA在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的革命与发展提供了不可或缺的强大动力。在数字处理中，滤波占有重要的地位。数字滤波在语音和图像处理、HDTV、模式识别、谱分析等应用中经常用到。有一限长冲激响应(FIR)滤波器，由

  3. 所属分类：专业指导

    • 发布日期：2011-12-18
    • 文件大小：618kb
    • 提供者：lixiaolei512

  1. 滤波器结构的实现

  2. 数字信号处理课程中，滤波器结构实现的matlab仿真，我自己写的一些关于实现IIR滤波器结构和FIR滤波器结构的matlab代码，含有GUI界面，希望对大家有参考作用！

  3. 所属分类：其它

    • 发布日期：2012-07-10
    • 文件大小：46kb
    • 提供者：asiahost

  1. FIR结构IQ串行处理RRC滤波器

  2. 本文结合3GPP WCDMA协议25．213(Release6)下行调制与WCDMA终端基带数字处理器的实现，使用了基于FIR结构的RRC滤波器，同时采用串行处理IQ路数据的方式，提高了数据处理的效率，节约了ASIC设计时使用的资源。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：179kb
    • 提供者：weixin_38556541

  1. 基于并行流水线结构的可重配FIR滤波器的FPGA实现

  2. 数字信号处理常常是计算密集和高性能应用所要求的。FIR滤波器由于具有稳定性和简单性，在数字信号处理中常被采用。随着实时性和低成本要求的提高，对FIR滤波器的要求也越来越高。单一的流水结构和并行FIR结构都不能很好地满足要求。因此，提出一种FPGA实现的并行流水结构的FIR滤波器的实现方案。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：1011kb
    • 提供者：weixin_38616139

  1. 全并行FIR滤波器的FPGA实现与优化

  2. FIR数字滤波器的实现方法很多，而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法，并以8输入15阶FIR滤波器为示例，在直接型FIR的基础上改进得到全并行FIR结构，采用Verilog硬件描述语言完成设计，仿真结果与MATLAB软件测试结果一致。在此基础上，提出两种改进措施，并进行综合、布局布线，对比所占资源，结果分布式FIR为硬件实现的最佳选择。

  3. 所属分类：其它

« 12 3 4 5 6 7 8 9 10 ... 14 »