注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 4位二进制数乘法器的FPGA实现

  2. 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。乘法器的设计方法很多，和加法器一样它可以认为是一个组合电路。本实验借助于FPGA设计一个通用的4位乘法器，开发软件为Xilinx的ISE10。还需要安装第三方仿真软件，如ModelSim等，选用芯为Spartan2。通过对乘法器的设计明白FPGA开发的优越性和整个FPGA的开发流程。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-17
    • 文件大小：2mb
    • 提供者：tangyunduan

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10mb
    • 提供者：menglimin

  1. FPGA实现各种矩阵运算

  2. 介绍了采用FPGA实现的各种矩阵运算的方法，是FPGA实现信号处理的基础。

  3. 所属分类：硬件开发

    • 发布日期：2010-06-24
    • 文件大小：4mb
    • 提供者：max_sun_ray

  1. FPGA矩阵运算，包括求逆运算等

  2. 论文讲述了FPGA矩阵运算，包括各种矩阵加、减、乘、除和求逆等运算，讲得很详细

  3. 所属分类：硬件开发

    • 发布日期：2011-09-03
    • 文件大小：4mb
    • 提供者：hgyjs

  1. 基于FPGA的高分辨率图像DCT域增强

  2. 为了提高高分辨率图像的质量．实现快速的图像增强算法，提出在离散余弦变换(DCT)的对比度测度下。通过I'K"I、矩阵中不同频率的系数关系对DCT系数块进行分类。对不同类型的系数块做不同强度的自适应增强算法，并在FPGA 上得到实现。提出的方法在不影响原始图像压缩性能的情况下有效地增强了图像明亮或黑暗区域的细节，同时减少了因图像增强而带来的压缩图像块效应。给出算法原理及在FPGA上的具体实现方法，并给出了实验结果。结果表明，该算法在改善图像主、客观质量方面和运算效率上都能够达到较好的效果。

  3. 所属分类：硬件开发

    • 发布日期：2012-10-24
    • 文件大小：398kb
    • 提供者：wanda216

  1. VLSI数字信号处理-设计与实现

  2. 目 录 第一章绪论 1.1 引言 1.2本书各章内容简介 第二章计算机算术运算及其实现 2.1 引言 2.2算术运算的数的系统 2.2.1普通基数的数的系统 2.2.2带符号数字的数的系统 2.2.3定点数的表示法 2.2.4剩余数系统 2.3二进制加法器 2.3.1基本的加法／减法器 2.3.2多级进位存储加法器树 2.3.3流水线加法器 2.4二进制乘法器 2.4.1 Baugh-Wooley补码阵列乘法器的数学原理 2.4.2 8×8位Baugh-Wooley补码阵列乘法器的VHDL实

  3. 所属分类：其它

    • 发布日期：2009-02-20
    • 文件大小：3mb
    • 提供者：luofei23

  1. 基于Altera浮点IP核实现浮点矩阵相乘运算的改进设计

  2. 嵌入式计算作为新一代计算系统的高效运行方式，应用于多个高性能领域，如阵列信号处理、核武器模拟、计算流体动力学等。在这些科学计算中，需要大量的浮点矩阵运算。而目前已实现的浮点矩阵运算是直接使用VHDL语言编写的浮点矩阵相乘处理单元[1]，其关键技术是乘累加单元的设计，这样设计的硬件，其性能依赖于设计者的编程水平。此外，FPGA厂商也推出了一定规模的浮点矩阵运算IP核[2]，虽然此IP核应用了本厂家的器件，并经过专业调试和硬件实测，性能稳定且优于手写代码，但仍可对其进行改进，以进一步提高运算速度。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：112kb
    • 提供者：weixin_38731385

  1. 一种基于FPGA实现的优化正交匹配追踪算法设计

  2. 针对压缩感知重构算法中正交匹配追踪(OMP)算法在每次迭代中不能选取最优原子问题，对OMP算法进行优化设计，保证了每次迭代的当前观测信号余量最小，并提出了一种基于FPGA 实现的优化OMP算法硬件结构设计。在矩阵分解部分采用了修正乔列斯基(Cholesky)分解方法，回避开方运算，以减少计算延时，易于FPGA实现。整个系统采用并行计算、资源复用技术，在提高运算速度的同时减少资源利用。在Quartus II 开发环境下对该设计进行了RTL 级描述，并在FPGA仿真平台上进行仿真验证。仿真结果验证了

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：392kb
    • 提供者：weixin_38601499

  1. 基于FPGA加速的卷积神经网络识别系统

  2. 针对卷积神经网络(CNN)在通用CPU以及GPU平台上推断速度慢、功耗大的问题，采用FPGA平台设计了并行化的卷积神经网络推断系统。通过运算资源重用、并行处理数据和流水线设计，并利用全连接层的稀疏性设计稀疏矩阵乘法器，大大提高运算速度，减少资源的使用。系统测试使用ORL人脸数据库，实验结果表明，在100 MHz工作频率下，模型推断性能分别是CPU的10.24倍，是GPU的3.08倍，是基准版本的1.56倍，而功率还不到2 W。最终在模型压缩了4倍的情况下，系统识别准确率为95%。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：401kb
    • 提供者：weixin_38701312

  1. 一种复数浮点协方差矩阵的设计和实现

  2. 协方差矩阵的计算是信号处理领域的典型运算，是实现多级嵌套维纳滤波器、空间谱估计、相干源个数估计以及仿射不变量模式识别的关键部分，广泛应用于雷达、声呐、数字图像处理等领域。采用FPGA（Field Programmable Gate Array）可以提高该类数字信号处理运算的实时性，是算法工程化的重要环节。但是FPGA不适宜对浮点数的处理，对复杂的不规则计算开发起来也比较困难。故目前国内外协方差运算的FPGA实现都是采用定点运算方式。在充分应用FPGA并行处理能力的同时，为了扩展数据处理的动态范围

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：408kb
    • 提供者：weixin_38713586

  1. 基于复数浮点运算的协方差矩阵的FPGA实现

  2. 协方差矩阵的计算是信号处理领域的典型运算，是实现多级嵌套维纳滤波器、空间谱估计、相干源个数估计以及仿射不变量模式识别的关键部分，广泛应用于雷达、声呐、数字图像处理等领域。采用FPGA(Field Programmable Gate Array)可以提高该类数字信号处理运算的实时性，是算法工程化的重要环节。但是FPGA不适宜对浮点数的处理，对复杂的不规则计算开发起来也比较困难。故目前国内外协方差运算的FPGA实现都是采用定点运算方式。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：524kb
    • 提供者：weixin_38734276

  1. 浮点矩阵相乘IP核并行改进的设计与实现

  2. 基于Altera浮点IP核实现浮点矩阵相乘运算时，由于矩阵阶数的增大，造成消耗的器件资源虽增加但系统性能反而下降的问题，针对现有IP核存在数据加载不连贯、存储带宽不均匀的不足，提出采用并行化数据存储、依据查找表加载数据和处理数据的方式对IP核进行改进。然后将改进的浮点矩阵运算在FPGA中实现，经过Quartus、Matlab软件联合仿真并进行结果比对，其误差不超过万分之一，且节省了器件资源、提升了系统性能。仿真结果表明该设计可行，有利于提高诸多高性能领域浮点矩阵的运算速度。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：293kb
    • 提供者：weixin_38626858

  1. 正交匹配追踪算法的优化设计与FPGA实现

  2. 设计了一种基于FPGA的正交匹配追踪（Orthogonal Matching Pursuit，OMP）算法的硬件优化结构，对OMP算法进行了改进，大大减少了乘法运算次数；在矩阵分解部分采用了交替柯列斯基分解（Alternative Cholesky Decomposition，ACD）方法避免开方运算，以减小计算延迟，整个系统采用并行计算、资源复用技术，在提高运算速度的同时减少资源利用。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：274kb
    • 提供者：weixin_38726007

  1. 基于FPGA的复数浮点协方差矩阵实现

  2. 本文以空间谱估计作为研究背景，研究了复数据运算和浮点运算的特点，提出了一种适用于任何阵列流型、任意阵元的基于复数浮点运算的协方差矩阵的FPGA实现方案。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：457kb
    • 提供者：weixin_38682161

  1. 一种基于FPGA的复数浮点协方差矩阵实现

  2. O引言协方差矩阵的计算是信号处理领域的典型运算，是实现多级嵌套维纳滤波器、空间谱估计、相干源...

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：455kb
    • 提供者：weixin_38751031

  1. EDA/PLD中的LabVIEW的功能

  2. LabVIEW结合了简单易用的图形式开发环境与灵活强大的G编程语言，提供了一个非常直观的编程环境；有专为大型应用开发、集体开发及应用配置设计的附加开发工具，包括应用程序生成器、图形比较、源代码控制、程序码编写指导及复杂矩阵运算等功能。 　　LabVIEW不仅仅是一种编程语言，还是一种用于测量和自动化的特定应用程序开发环境，一种用来快速设计工业原型和应用程序的高度交互式的开发环境。同时LabVIEW还实现了对FPGA等硬件的支持，实际上也是一个硬件设计工具。测量和自动化程序在处理与通用程序一样的

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：35kb
    • 提供者：weixin_38589168

  1. AIS盲分离接收机的FPGA实现及系统验证

  2. 针对卫星平台接收多个 AIS 小区内船舶发射的同频信号时存在互相冲突无法解调的问题，基于 FPGA 设计 了一个多天线盲分离接收机，在 FPGA 上设计了实时的盲分离系统和 AIS 信号处理模块来对多小区混合信号进行 分离和解调．模块包括 AIS 信号处理模块和高精度的数据白化模块，以及基于 FastICA 算法的实时权值矩阵迭代 求解模块．采用 CORDICIP 核与浮点运算 IP 核提高白化精度，保证算法分离效果．实际系统测试表明：设计的 接收机可以成功分离并正确解调由两路 AIS 发射机同

  3. 所属分类：其它

  1. 多核混合可重构计算系统MRCS的设计

  2. 设计了一种面向计算密集型应用的多核混合架构可重构计算系统MRCS。其可重构处理器中的可重构阵列计算单元负责密集规则的运算,浮点处理器负责离散运算,配合灵活的本地缓冲,有效地提高了多核可重构计算系统对算法的适应性。实现了一个能够稳定地运行在100 MHz的基于FPGA的MRCS原型,并通过分别映射大维度浮点矩阵乘法、IDCT算法和运动估计算法进行性能验证。实验结果表明MRCS具有更高的计算效率和灵活性。

  3. 所属分类：其它

    • 发布日期：2021-02-10
    • 文件大小：512kb
    • 提供者：weixin_38690149

  1. LabVIEW的功能

  2. LabVIEW结合了简单易用的图形式开发环境与灵活强大的G编程语言，提供了一个非常直观的编程环境；有专为大型应用开发、集体开发及应用配置设计的附加开发工具，包括应用程序生成器、图形比较、源代码控制、程序码编写指导及复杂矩阵运算等功能。 　　LabVIEW不仅仅是一种编程语言，还是一种用于测量和自动化的特定应用程序开发环境，一种用来快速设计工业原型和应用程序的高度交互式的开发环境。同时LabVIEW还实现了对FPGA等硬件的支持，实际上也是一个硬件设计工具。测量和自动化程序在处理与通用程序一样的

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：34kb
    • 提供者：weixin_38658982