注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL硬件描述语言

  2. 全面地介绍了VHDL硬件描述语言的基本知识和利用VHDL进行数字电路系统设计的方法。全书共分13章：第1－6章主要介绍VHDL语言的基本语法知识；第7－9章介绍利用VHDL设计组合逻辑电路和时序逻辑电路（包括状态机）的基本方法；第10、11章简单扼要地介绍了VHDL设计中的仿真和综合的内容；第12章介绍ALTERA公司的MAX＋PLUSII开发工具的使用；第13章给出了3个VHDL层次性设计的实例，以进一步提高读者学习和使 VHDL的能力。本书注重基础知识的介绍，力求向读者系统地讲解VHDL硬

  3. 所属分类：嵌入式

    • 发布日期：2009-06-06
    • 文件大小：7mb
    • 提供者：chenfengde

  1. 消除组合逻辑产生的毛刺

  2. 本文档介绍了在FPGA数字逻辑设计中组合逻辑的毛刺问题以及如何消除设计中的毛刺问题的方法，为FPGA实现高速的设计工程提供了必要的手段，减少了在设计中的误操作，提高了设计的稳定性。

  3. 所属分类：硬件开发

    • 发布日期：2010-01-27
    • 文件大小：314kb
    • 提供者：fangxiang05

  1. Verilog HDL数字系统设计

  2. 全书共分3个部分，第1部分数字电路的基础：第2、3章和第4章，主要介绍数字电路基础的基础知识以及Verilog HDL的基本语法，这3章的内容是全书的基础。 第2部分介绍基于Verilog HDL的数字电路设计方法，包括第5-10章。其中第5、6章主要介绍基本组合逻辑电路，规则时序逻辑电路的设计方法。第7-10章介绍较复杂的同步数字系统设计方法，包括同步有限有限状态机的设计、有限状态机+数据通道结的构数字设计以及数字系统的时序分析的基本原理。 第3部分给出了一个完整的SPI主机接口模块的设计实

  3. 所属分类：硬件开发

    • 发布日期：2012-08-16
    • 文件大小：8mb
    • 提供者：wayne1025

  1. Verilog经典教程

  2. FPGA编程语言Verilog HDL教程，结合实例讲解语法。涉及加法器、乘法器、比较器等编程内容还有其他组合逻辑电路等，并有一些练习题目

  3. 所属分类：嵌入式

  1. VHDL与数字电路设计

  2. 概述 第一章 VHDL的程序结构和软件操作 第二章 数据类型与数据对象的定义 第三章 并行赋值语句 第四章 顺序赋值语句 第五章 组合逻辑电路的设计 第六章 时序逻辑电路的设计 第七章 子程序、库和程序包 第八章 CPLD和FPGA的结构与工作原理 第九章 数字钟电路的设计

  3. 所属分类：硬件开发

    • 发布日期：2009-04-11
    • 文件大小：3mb
    • 提供者：rxiaolu

  1. 基于fpga的38译码器的设计

  2. 译码器设计 一、实验目的: 1、通过3-8译码器的设计，让学生掌握组合逻辑电路的设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、初步了解可编程器件设计的全过程。 二、实验要求: 1、采用原理图输入设计。 2、采用quartusii自带仿真工具进行波形仿真。 3、连线并下载程序到实验平台，进行硬件验证。 三、实验原理: 3-8译码器工作原理如下: 当一个选通端(G1) 为高电平，另两个选通端((G2A)和/(G2B) 为低电平时，可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电

  3. 所属分类：嵌入式

    • 发布日期：2019-04-25
    • 文件大小：182kb
    • 提供者：qq_34263901

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16mb
    • 提供者：qq_30307853

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6mb
    • 提供者：smart_devil

  1. FPGA中组合逻辑和时序逻辑的区别

  2. 数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。 1．组合逻辑概念组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关，不涉及对信号跳变沿的处理，无存储电路，也没有反馈电路。通常可以通过真值表的形式表达出来。 2．组合逻辑的Verilog HDL 描述根据组合逻辑的电路行为，可以得到两种常用的RTL 级描述方式。第一种是always 模块的触发事件为电平敏感信号列表；第二种就是用

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：137kb
    • 提供者：weixin_38612648

  1. 基于FPGA与VHDL的微型打印机的驱动设计

  2. FPGA 即现场可编程逻辑阵列。是在CPLD 的基础上发展起来的新型高性能可编程逻辑器件。FPGA 的集成度很高，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与组合逻辑电路功能,适用于高速、高密度的高端数字逻辑电路设计领域。

  3. 所属分类：其它

    • 发布日期：2020-07-21
    • 文件大小：72kb
    • 提供者：weixin_38617297

  1. 基于FPGA的并串转换电路硬件实现

  2. 并串转换电路在通信接口中具有广泛的应用，可编程逻辑阵列由于具备灵活、可重构等特点非常适应于并串转换硬件电路的实现。为了解决硬件电路结构中资源与性能的矛盾，分析比较了移位寄存器、计数器与组合逻辑条件判定三种不同的并串转换硬件电路结构，并通过设计仿真对其进行了功能验证和性能评估。实验结果表明采用移位寄存器的实现方法具有最优的速度性能，采用计数器的实现方法具有最优的性价比，采用组合逻辑条件判定的实现方法具有最少的寄存器资源消耗，可根据实际应用需求合理选择并串转换硬件电路实现方式。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：398kb
    • 提供者：weixin_38686267

  1. 集成电路中的掌握FPGA设计三大黄金法则 让你设计更轻松！

  2. FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括 可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。 　　FPGA利用小型查找表（16&TImes;1RAM）来实现组合逻辑，每个查找表连

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：117kb
    • 提供者：weixin_38516956

  1. 集成电路中的说一说FPGA设计中不建议使用的电路

  2. 1、不建议使用组合逻辑时钟或门控时钟。组合逻辑和门控时钟很容易产生毛刺，用组合逻辑的输出作为时钟很容易使系统产生误动作。     2、 不建议使用行波时钟。行波记数器虽然原理简单，设计方便，但级连时钟（行波时钟）最容易造成时钟偏差（△T），级数多了，很可能会影响其控制的触发器的建立/保持时间，使设计难度加大。转换的方法是采用同步记数器，同步计数器用原理图描述可能较难，但用HDL语言很简单就可以描述一个4位计数器。     3、尽量避免采用多个时钟，多使用触发器的使能端来解决。在可编程逻辑器件

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：47kb
    • 提供者：weixin_38517892

  1. 模拟技术中的组合GPS引擎和FPGA的IRIG-B编码器实现

  2. 0 引言 　　FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 　　FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Inp

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：314kb
    • 提供者：weixin_38723192

  1. FPGA在∑-Δ D/A转换器中的应用

  2. 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二值数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路（SS

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：184kb
    • 提供者：weixin_38667403

  1. EDA/PLD中的基于可编程逻辑在数字信号处理系统中的应用

  2. 1 引言 　　随着半导体技术的发展，可编程逻辑器件在结构、工艺、集成度、功能、速度和灵活性等方面有了很大的改进和提高，从而为高效率、高质量、灵活地设计数字系统提供了可靠性。CPLD或FPGA技术的出现，为DSP系统的设计又提供了一种崭新的方法。利用CPLD或FPGA设计的DSP系统具有良好的灵活性和极强的实时性。同时，其价格又可以被大众接受。由于乘法器在数字信号处理系统中具有广泛的应用，所以本文以乘法器的处理系统中具有广泛的应用，所以本文以乘法器的设计为例，来说明采用可编程逻辑器件设计数字系统

  3. 所属分类：其它

    • 发布日期：2020-11-12
    • 文件大小：87kb
    • 提供者：weixin_38675465

  1. EDA/PLD中的基于FPGA的IRIG-B编码器的设计

  2. 我国靶场测量、工业控制、电力系统测量与保护、计算、通信、气象等测试设备均采用国际标准IRIG-B格式的时间码(简称B码)作为时间同步标准。B码是一种串行的时间格式，分为直流码(DC码)和交流码(AC码)两种，其格式和码元定时在文献[1]中有详细描述。本文介绍一种基于FPGA并执行IRIG-B标准的AC／DC编码技术，与基于MCU或者DSP和数字逻辑电路实现的编码方法相比，该技术可以大大降低系统的设计难度，降低成本，提高B码的精确性和系统灵活性。 　　在此，组合GPS引擎和FPGA，得到B码的编

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：296kb
    • 提供者：weixin_38688969

  1. EDA/PLD中的FPGA设计层次分析

  2. FPGA设计包括描述层次及描述领域两方面内容。通常设计描述分为6个抽象层次，从高到低依次为：系统层、算法层、寄存器传输层、逻辑层、电路层和版图层。对每一层又分别有三种不同领域的描述：行为域描述、结构域描述和物理域描述。 　　系统层是系统最高层次的抽象描述，针对于电子系统整体性能。算法层又称为行为层，它是在系统级性能分析和结构划分后对每个模块的功能描述。算法层所描述的功能、行为最终要用数字电路来实现。而数字电路本质上可视为由寄存器和组合逻辑电路组成，其中寄存器负责信号存储，组合逻辑电路负责信号

  3. 所属分类：其它

    • 发布日期：2020-11-20
    • 文件大小：38kb
    • 提供者：weixin_38556205

  1. FPGA设计层次分析

  2. FPGA设计包括描述层次及描述领域两方面内容。通常设计描述分为6个抽象层次，从高到低依次为：系统层、算法层、寄存器传输层、逻辑层、电路层和版图层。对每一层又分别有三种不同领域的描述：行为域描述、结构域描述和物理域描述。 　　系统层是系统层次的抽象描述，针对于电子系统整体性能。算法层又称为行为层，它是在系统级性能分析和结构划分后对每个模块的功能描述。算法层所描述的功能、行为终要用数字电路来实现。而数字电路本质上可视为由寄存器和组合逻辑电路组成，其中寄存器负责信号存储，组合逻辑电路负责信号传输。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：38kb
    • 提供者：weixin_38683562

  1. 基于可编程逻辑在数字信号处理系统中的应用

  2. 1 引言 　　随着半导体技术的发展，可编程逻辑器件在结构、工艺、集成度、功能、速度和灵活性等方面有了很大的改进和提高，从而为高效率、高质量、灵活地设计数字系统提供了可靠性。CPLD或FPGA技术的出现，为DSP系统的设计又提供了一种崭新的方法。利用CPLD或FPGA设计的DSP系统具有良好的灵活性和极强的实时性。同时，其价格又可以被大众接受。由于乘法器在数字信号处理系统中具有广泛的应用，所以本文以乘法器的处理系统中具有广泛的应用，所以本文以乘法器的设计为例，来说明采用可编程逻辑器件设计数字系统

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：95kb
    • 提供者：weixin_38689551
« 12 3 4 »