注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 非常经典的FPGA设计方法论

  2. 编写该规范的目的是提高书写VHDL代码的可读性 可修改性 可重用性 优化代码综合和 仿真的结果 指导设计工程师使用VHDL规范代码和优化电路 规范化公司的ASIC/FPGA设计输 入 从而做到 逻辑功能正确 可快速仿真 综合结果最优 可读性较好

  3. 所属分类：硬件开发

    • 发布日期：2010-08-17
    • 文件大小：3mb
    • 提供者：race111

  1. FPGA使用VHDL高速控制SRAM

  2. 本代码系参考其他代码后,优化并添加测试程序,有适当注释,可以直接使用. 使用飓风2代FPGA,IS61LV25616AL-10TL 型号的SRAM. 经测试在300MHZ的时钟频率下(测试代码和SRAM控制代码的时钟同步)可以稳定运行,欢迎参考. 自己编的程序,多要些分数,请见谅.

  3. 所属分类：硬件开发

    • 发布日期：2011-10-20
    • 文件大小：754kb
    • 提供者：walter_bell

  1. FPGA 程序优化设计之单纠错和双纠错

  2. 本应用指南介绍了 “纠错控制”(Error Correction Control, ECC) 模块在 Virtex™-II、Virtex-II Pro、Virtex-4 或 Virtex-5 器件中的实现。该设计可检测和纠正全部单位元错误 (single bit error) (在由 64 位数据和 8 个校验位或由 32 位数据和 7 个校验位组成的代码字内 )，并可以检 测数据中的双位元错误 (double bit error)。设计采用的是汉明码 (Hamming code)，这是用于

  3. 所属分类：嵌入式

    • 发布日期：2012-08-12
    • 文件大小：293kb
    • 提供者：username2010

  1. fpga 代码优化

  2. fpga 代码优化 使得你编写的代码跟简介更有效率

  3. 所属分类：硬件开发

    • 发布日期：2012-12-18
    • 文件大小：1mb
    • 提供者：upandi

  1. 基于FPGA的可视化乒乓球游戏设计

  2. 本人刚入门不久，最近一个月断断续续才写出这个简单的游戏，VGA显示，键盘控制，两人对打的，还有些BUG，比如对对打时键盘方向键的一次按下与松开还有待优化。其实最初没打算会搞这个的，在调出了PS2键盘，鼠标，VGA显示后，在论坛闲逛看到有牛人移植了nes游戏，顿时心潮澎湃，搜集好资料后着手码代码了，当然这其中遇到过很多问题，也解决了不少问题。在此感谢FPGA Prototyping by Examples的作者，全英文的固然看着很头痛、。、、熬过去了，发现作者思维的巧妙，让你茅塞顿开。游戏的最初

  3. 所属分类：其它

    • 发布日期：2013-02-24
    • 文件大小：8mb
    • 提供者：dytdyt2010

  1. FPGA设计优化

  2. FPGA代码优化

  3. 所属分类：嵌入式

    • 发布日期：2013-11-12
    • 文件大小：3mb
    • 提供者：u012810642

  1. FPGA_Coding_Style__代码优化

  2. 非常好的学习资料：在FPGA上使用verilog编写代码，需要一定的技巧和一些注意事项，能够在功耗面积频率等方面有很好的效果

  3. 所属分类：嵌入式

    • 发布日期：2014-03-19
    • 文件大小：1mb
    • 提供者：u014228136

  1. Advanced FPGA Design Architecture, Implementation, and Optimization

  2. Advanced FPGA Design Architecture, Implementation, and Optimization。 IEEE原文图书，高清新版。主要讲在FPGA的开发中如何深入优化代码，适合进阶

  3. 所属分类：硬件开发

    • 发布日期：2014-09-10
    • 文件大小：7mb
    • 提供者：skyfaller

  1. FPGA嵌入式项目开发三位一体实战精讲

  2. 《FPGA嵌入式项目开发三位一体实战精讲》以项目背景为依托，通过大量实例，深入浅出地介绍了FPGA嵌入式项目开发的方法与技巧。全书共分17章，第1～3章为开发基础知识，简要介绍了FPGA芯片、编程语言以及常用开发工具，引导读者技术入门；第4～17章为应用实例，通过14个实例，详细阐述了FPGA工业控制、多媒体应用、消费电子与网络通信领域的开发原理、流程思路和技巧。实例全部来自于工程实践，代表性和指导性强，读者通过学习后举一反三，设计水平将得到快速提高，完成从入门到精通的技术飞跃。 《FPGA嵌

  3. 所属分类：硬件开发

    • 发布日期：2015-02-11
    • 文件大小：47mb
    • 提供者：wing58fly

  1. FPGA设计高级技巧Xilinx篇

  2. FPGA设计高级技巧，主要讲代码如何优化方便fpga速度和面积的提升。使用Xilinx器件做项目设计必看，对FPGA高手会有不错的帮助

  3. 所属分类：硬件开发

    • 发布日期：2017-09-01
    • 文件大小：2mb
    • 提供者：csdn_txy

  1. FPGA整洁代码之道3-信号命名和定义应该明确.pdf

  2. FPGA A 整洁代码之 道 3- 信号命名和定义应该 明确 在设计中，我们不断的给目录、源代码、文件、函数、变量、参数、类、封包进 行命名与定义。当一件工作需要进行的次数非常之多，足以证明它是不可或缺的 基本工作。我们一定要知道一点，基础工作是整个项目的基石。忽视抑或是轻视 基础工作是一件非常错误的工作理念。我们需要用最严谨认真的态度去对待，同 时作为回报，它将令你的作品显得专业而优雅。33 flag2<=1b1; 34 end else if(end cntbegin 36 flag2

  3. 所属分类：专业指导

    • 发布日期：2019-08-24
    • 文件大小：124kb
    • 提供者：drjiachen

  1. 基于FPGA的车辆计费系统的设计与仿真实现

  2. 针对传统出租车计费系统硬件电路复杂、资源扩展有限,不利于系统整体功能升级的缺点,为研究更适应现实需要的计价器设计需求,采用FPGA技术的设计方法,提出了一种更适应生活需求的车辆计费系统,其中包括系统的硬件设计、软件设计以及系统仿真测试。该计费系统应用自顶而下的设计思想,以FPGA芯片CycloneⅣ4CE115微处理器为核心,完善外围电路并进行扩展,通过Atera公司的QuartusⅡ软件,利用verilog语言编程,调用Modelsim仿真工具对系统各个模块进行综合仿真验证,重点对测试代码te

  3. 所属分类：其它

    • 发布日期：2020-06-26
    • 文件大小：759kb
    • 提供者：weixin_38648309

  1. 学习FPGA之感想经典

  2. 从老板让自己看有关FPGA的书到现在已经过去一个多月了，虽然中间断断续续有在做毕业设计什么的，但也一直在看杨老师推荐的夏雨闻老师的《Verilog 数字系统设计教程》。这本书里面都是在讲Verilog的基本语法和一些简单模块的代码也有一些优化过的实际工程实例。

  3. 所属分类：其它

    • 发布日期：2020-08-11
    • 文件大小：127kb
    • 提供者：weixin_38722193

  1. 在FPGA上建立MATLAB和Simulink算法原型的诀窍

  2. 本文将介绍使用MATLAB和Simulink创建FPGA原型的最佳方法。这些最佳方法包括：在设计过程初期分析定点量化的效应并优化字长，产生更小、更高效的实现方案；利用自动HDL代码生成功能，更快生成FPGA原型；重用具有HDL协同仿真功能的系统级测试平台，采用系统级指标分析HDL实现方案；通过FPGA在环仿真加速验证

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：145kb
    • 提供者：weixin_38517095

  1. FPGA设计中的时序问题的探讨

  2. 耗费数月精力做出的设计却无法满足时序要求，这确实非常令人伤心。然而，试图正确地对设计进行约束以保证满足时序要求的过程几乎同样令人费神。找到并确定时序约束本身通常也是非常令人头痛的问题。 　　时序问题的恼人之处在于没有哪种方法能够解决所有类型的问题。由于客户对于和现场应用工程师共享源代码通常非常敏感，因此我们通常都是通过将工具的潜力发挥到极致来帮助客户解决其时序问题。当然好消息就是通过这种方法以及优化RTL代码，可以解决大多数时序问题。 　　但在深入探讨之前，我们首先需要对时序问题进行一点基本分析

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：255kb
    • 提供者：weixin_38660918

  1. 嵌入式系统/ARM技术中的FPGA设计效能提高方法

  2. 随着FPGA密度的增加，系统设计人员能够开发规模更大、更复杂的设计，从而将密度优势发挥到最大。这些大规模设计基于这样的设计需求——需要在无线通道卡或者线路卡等现有应用中加入新功能，或者通过把两种芯片功能合并到一个器件中，减小电路板面积，或者针对新应用开发新设计。       这些不同的设计含有应用程序已有代码，或者是对延时要求较高的DSP。对于这类设计，综合工具可能无法优化设计，使其达到最优，导致关键通路出现较长的延时。关键通路延时较长的原因在于逻辑综合工具依靠估算的延时来综合设计。    

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：175kb
    • 提供者：weixin_38704485

  1. 单片机与DSP中的数字信号处理FPGA设计的编译

  2. 在MaxPlusII软件环境下，要检查和编译文件，首先要启动软件，选择File/Open加载fun_text.vhd文件。注意：上边和左边的菜单有所变化。VHDL设计4如下： 　　在代码开头部分的对象LIBRARY中包括预定义模块和定义。Entity模块确定了元件的I／O接口和类属变量。附带元件说明的3个模块（请参阅标识符add1、reg1、rom1）称为类子程序。“select1”PROCESS结构是用来选择8个最高有效位并在ROM中寻址的。为将目标设置为当前文件，需要选择File|Sele

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：213kb
    • 提供者：weixin_38717896

  1. EDA/PLD中的借助物理综合提高FPGA设计效能

  2. 随着FPGA密度的增加，系统设计人员能够开发规模更大、更复杂的设计，从而将密度优势发挥到最大。这些大规模设计基于这样的设计需求——需要在无线通道卡或者线路卡等现有应用中加入新功能，或者通过把两种芯片功能合并到一个器件中，减小电路板面积，或者针对新应用开发新设计。 　　这些不同的设计含有应用程序已有代码，或者是对延时要求较高的DSP。对于这类设计，综合工具可能无法优化设计，使其达到最优，导致关键通路出现较长的延时。关键通路延时较长的原因在于逻辑综合工具依靠估算的延时来综合设计。 　　这些延时较

  3. 所属分类：其它

    • 发布日期：2020-11-08
    • 文件大小：170kb
    • 提供者：weixin_38636763

  1. SoPC系统的综合优化设计策略

  2. 引  言 　　在SOPC设计中，系统往往比较复杂。为了提高设计性能(有时甚至只是为了达到设计要求)，对所设计的SOPC系统进行综合优化是非常必要的。论文结合具体工程，以Altera公司的FPGA EP2S60为例，探讨了SOPC系统设计的综合优化方法。 　　1 综合优化设计的一般流程和方法 　　在FPGA处理器没有选定前，可以进行SOPC系统的开发。根据编译和优化的效果指导处理器芯片的选型，选择合适的处理器型号、速度等级和封装。当硬件系统设计好后，就只能在已选择好的处理器芯片上进行优化。一

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：217kb
    • 提供者：weixin_38647925

  1. EDA/PLD中的Tensilica Diamond标准处理器IP核支持低成本FPGA仿真

  2. Tensilica公司发布，目前可支持在低成本的Avnet LX60 FPGA开发板上进行Diamond Standard处理器系列的高速硬件仿真。软件开发工程师可利用该通用并低成本的FPGA开发板，在Xilinx Virtex-4 FPGA运行Diamond Standard处理器IP核，从而加速软件设计、调试和程序优化。 　　Tensilica公司Diamond Standard软件开发工程师的工具包（Diamond SDK）包括一个IDE(Xtensa  Xplorer  集成设计开发环境

  3. 所属分类：其它

    • 发布日期：2020-12-01
    • 文件大小：48kb
    • 提供者：weixin_38636461
« 12 3 4 »