注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA/VHDL/Verilog/CPLD/及应用电子课件

  2. 1.1可编程逻辑器件概述 1.2 FPGA的设计方法与要求 1.3 FPGA的设计流程 1.3.5 嵌入微处理器的FPGA设计流程 1.4 FPGA的设计工具 2.1 Xilinx FPGA器件 2.1.2 SpartanⅡ和SpartanⅡE系列产品 2.2.1 FLEX系列产品 2.2.3 ACEX1K系列产品 2.2.7 Stratix系列产品 3.1 基于ISE5.2的输入方法 3.1.2 HDL语言输入 3.1.3 状态图输入 3.1.4 IP复用 3.2 基于Quartus的设计输

  3. 所属分类：硬件开发

    • 发布日期：2009-09-25
    • 文件大小：12mb
    • 提供者：ccpqpq

  1. FPGA开发全攻略-上

  2. 一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SOC设计方法 32 基于 FPG

  3. 所属分类：硬件开发

    • 发布日期：2010-04-18
    • 文件大小：6mb
    • 提供者：allgarbage2

  1. Xilinx FPGA开发全攻略—工程师创新设计宝典 (基础篇)

  2. Xilinx FPGA开发全攻略—工程师创新设计宝典 (基础篇) 前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发

  3. 所属分类：硬件开发

    • 发布日期：2010-05-31
    • 文件大小：5mb
    • 提供者：Hacker3269

  1. FPGA开发全攻略_上

  2. FPGA开发全攻略— 工程师创新设计宝典 上册 基础篇 2009年2月 1.0版 前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1

  3. 所属分类：硬件开发

    • 发布日期：2010-10-31
    • 文件大小：6mb
    • 提供者：ppabcdqq

  1. FPGA开发全攻略（PDF）

  2. 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SOC设计方法 32 基于FPG

  3. 所属分类：硬件开发

    • 发布日期：2011-11-27
    • 文件大小：8mb
    • 提供者：zhyuhao

  1. 第四章FPGA硬件开发.pdf

  2. 本章将介绍Nios 处理器的硬件开发环境和硬件开发的整个流程。一个简单Nios 开 发系统包括Nios 嵌入式处理器和连接外设的输入输出设备， 硬件开发就是利用SOPC Builder 整合处理器和接口控制器，在Quartus II 软件下编译生成模块并配置到开发板上 的FPGA 器件中，最后将FPGA 器件的外部物理引脚连接到其它硬件上。

  3. 所属分类：硬件开发

    • 发布日期：2012-06-19
    • 文件大小：932kb
    • 提供者：ligang411

  1. FPGA开发全攻略（上册）

  2. FPGA开发全攻略（上册前言 2 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA

  3. 所属分类：硬件开发

    • 发布日期：2012-06-26
    • 文件大小：4mb
    • 提供者：xbjj2010

  1. FPGA嵌入式项目开发三位一体实战精讲

  2. 《FPGA嵌入式项目开发三位一体实战精讲》以项目背景为依托，通过大量实例，深入浅出地介绍了FPGA嵌入式项目开发的方法与技巧。全书共分17章，第1～3章为开发基础知识，简要介绍了FPGA芯片、编程语言以及常用开发工具，引导读者技术入门；第4～17章为应用实例，通过14个实例，详细阐述了FPGA工业控制、多媒体应用、消费电子与网络通信领域的开发原理、流程思路和技巧。实例全部来自于工程实践，代表性和指导性强，读者通过学习后举一反三，设计水平将得到快速提高，完成从入门到精通的技术飞跃。 《FPGA嵌

  3. 所属分类：硬件开发

    • 发布日期：2015-02-11
    • 文件大小：47mb
    • 提供者：wing58fly

  1. FPGA设计与应用教学课件.ppt

  2. 第1章 FPGA概述 1.1 FPGA的发展历程 1.2 FPGA的基本原理 1.3 FPGA的设计方法 1.4 FPGA的设计流程 1.5 总结与结论 第2章 硬件描述语言入门 2.1 VHDL入门 2.2 Verilog HDL入门 第3章 简单电路的HDL设计 3.1 基本组合逻辑运算 3.2 基本时序器件—寄存器 3.3 基本简单数学运算 第4章 FPGA的同步设计 4.1 同步的定义 4.2 同步部件 4.3 状态产生 4.4 中央允许产生器 4.5 同步清除 4.6 时钟歪斜的清除

  3. 所属分类：硬件开发

    • 发布日期：2009-03-29
    • 文件大小：1mb
    • 提供者：li7032

  1. FPGA开发全攻略—基础篇

  2. 第一章、为什么工程师要掌握FPGA开发知识？ 5 第二章、FPGA基本知识与发展趋势 7 2.1 FPGA结构和工作原理 7 2.1.1 梦想成就伟业 7 2.1.2 FPGA结构 8 2.1.3 软核、硬核以及固核的概念 15 2.1.4 从可编程器件发展看FPGA未来趋势 15 第三章、FPGA主要供应商与产品 17 3.1.1 赛灵思主要产品介绍 17 第四章、FPGA开发基本流程 29 4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SOC设计方法 32 基于FPG

  3. 所属分类：硬件开发

    • 发布日期：2018-02-01
    • 文件大小：4mb
    • 提供者：lix3972

  1. EDA/PLD中的基于FPGA的帧同步系统设计方案

  2. 摘要：本文介绍了集中式插入法帧同步系统的原理，分析了帧同步系统的工作流程。采用模块化的设计思想，利用VHDL设计了同步参数可灵活配置的帧同步系统，阐述了关键部件的设计方法，提出了一种基于FPGA的帧同步系统设计方案。 　　在Xilinx的FPGA器件XC3S200-4FT200上对方案中设计的帧同步系统进行了实现，利用Modelsim 6.0软件进行了仿真测试。仿真结果表明，本方案设计的同步系统工作稳定，满足性能要求。 　　0 引言 　　在数字通信系统中，发送端一般以一定数目的码元组成一个

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：263kb
    • 提供者：weixin_38502814

  1. EDA/PLD中的基于模块化设计方法实现FPGA动态部分重构

  2. 摘要：介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程，能使重构模块在系统运行时改变其逻辑功能，而固定模块逻辑功能不中断，同时器件的重构时间大大减少。 　　随着可编程技术的不断发展，FPGA被广泛应用于电子设计的各个领域。新的设计思想和设计方法也被不断的提出和应用，如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统，其时序逻辑的发生，不是通过调用芯片内

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：239kb
    • 提供者：weixin_38599537

  1. EDA/PLD中的FPGA可重复配置和测试系统的实现

  2. 从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构，在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率，配置数据称为TC，配置FPGA的这部分时间在整个测试流程占很大比例；测试FPGA则是指对待测FPGA施加设计好的测试激励并回收激励，测试激励称为TS。 　　通常来说，要完成FPGA内部资源的完

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：141kb
    • 提供者：weixin_38548817

  1. EDA/PLD中的CPLD/FPGA器件的开发过程

  2. 实现PLD器件功能最关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自己的集成 开发环境（IDE），Xilinx公司最新的IDE为ISE 9.1，Altera公司的IDE为QUARTUS II。应用这些IDE软件 ，可以实施以下任务：初始的设计输人、综合、实现（包括翻译、映射、布局布线）、仿真验证及器件的 下载配置，来完成完整的设计流程，如图1所示。 图1    G

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：55kb
    • 提供者：weixin_38551431

  1. EDA/PLD中的FPGA 重复配置和测试的实现

  2. 从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是指将FPGA通过将配置数据下载编程使其内部的待测资源连接成一定的结构，在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率，配置数据称为TC，配置FPGA的这部分时间在整个测试流程占很大比例；测试FPGA则是指对待测FPGA施加设计好的测试激励并回收激励，测试激励称为TS。 　　通常来说，要完成FPGA内部资源的完

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：138kb
    • 提供者：weixin_38518006

  1. EDA/PLD中的FPGA器件配置流程

  2. Xilinx的FPGA器件配置流程共有4个阶段，每个阶段分别执行不同的命令和操作。这4个阶段分别为配置存储器清除、初始化、装入配置数据和启动器件，下面以Spartan-3的加载为例说明这个过程。 　　(1)配置存储器清除阶段(如图1所示) 　　在该流程中，检测VCCINT是否大于1V，辅助电源rCCAUX是否大于2V，BANK4(VCCO_4)的电源电压是否大于1V。所有的非配置引脚，即用户输入／输出引脚被上拉(与HSWAP_EN的状态有关)，INIT_B初始化状态信号，DONE将信号置为低

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：177kb
    • 提供者：weixin_38729607

  1. FPGA器件配置流程

  2. Xilinx的FPGA器件配置流程共有4个阶段，每个阶段分别执行不同的命令和操作。这4个阶段分别为配置存储器清除、初始化、装入配置数据和启动器件，下面以Spartan-3的加载为例说明这个过程。 　　(1)配置存储器清除阶段(如图1所示) 　　在该流程中，检测VCCINT是否大于1V，辅助电源rCCAUX是否大于2V，BANK4(VCCO_4)的电源电压是否大于1V。所有的非配置引脚，即用户输入／输出引脚被上拉(与HSWAP_EN的状态有关)，INIT_B初始化状态信号，DONE将信号置为低

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：250kb
    • 提供者：weixin_38655987

  1. CPLD/FPGA器件的开发过程

  2. 实现PLD器件功能关键的技术是计算机辅助设计（CAD）。CAD技术和设计软件及开发环境对于 CPLD/FPGA的设计至关重要，尤其是FPGA器件更依赖于开发软件，CPLD/FPGA器件厂商都推出了自己的集成 开发环境（IDE），Xilinx公司的IDE为ISE 9.1，Altera公司的IDE为QUARTUS II。应用这些IDE软件 ，可以实施以下任务：初始的设计输人、综合、实现（包括翻译、映射、布局布线）、仿真验证及器件的 配置，来完成完整的设计流程，如图1所示。 图1    GPLD/F

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：62kb
    • 提供者：weixin_38672815

  1. FPGA 重复配置和测试的实现

  2. 从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是指将FPGA通过将配置数据编程使其内部的待测资源连接成一定的结构，在尽可能少的配置次数下保证FPGA内部资源的测试覆盖率，配置数据称为TC，配置FPGA的这部分时间在整个测试流程占很大比例；测试FPGA则是指对待测FPGA施加设计好的测试激励并回收激励，测试激励称为TS。 　　通常来说，要完成FPGA内部资源的完整测

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：169kb
    • 提供者：weixin_38563176

  1. 基于模块化设计方法实现FPGA动态部分重构

  2. 摘要：介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程，能使重构模块在系统运行时改变其逻辑功能，而固定模块逻辑功能不中断，同时器件的重构时间大大减少。 　　随着可编程技术的不断发展，FPGA被广泛应用于电子设计的各个领域。新的设计思想和设计方法也被不断的提出和应用，如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统，其时序逻辑的发生，不是通过调用芯片内

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：343kb
    • 提供者：weixin_38501610
« 12 3 »