注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：272kb
    • 提供者：yueh5

  1. RFID技术中的FPGA和CPLD内部自复位电路设计方案

  2. 本文描述了复位的定义，分类及不同复位设计的影响，并讨论了针对FPGA和CPLD的内部自复位方案。 　　1、定义 　　复位信号是一个脉冲信号，它会使设计的电路进入设定的初始化状态，一般它作用于寄存器，使寄存器初始化为设定值；其脉冲有效时间长度必须大于信号到达寄存器的最大时延，这样才有可能保证复位的可靠性。 　　下面将讨论FPGA/CPLD的复位电路设计。 　　2、分类及不同复位设计的影响 　　根据电路设计，复位可分为异步复位和同步复位。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：143kb
    • 提供者：weixin_38683848

  1. 电源技术中的分析多电源电路的可靠性设计

  2. 随着科学技术的发展，通信系统变得越来越发达，使得通信系统的电路中，大多存在两种以上的电源，实际工程应用中还常有蓄电池提供后备供电的情况，对于这些电路，在电压变化的过程中，可能会引发电路无效复位或上电失败的故障。对此，本文提出了一种实用的解决方案。 　　图1: FPGA的上电加载机制。 　　目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：132kb
    • 提供者：weixin_38624557

  1. EDA/PLD中的FPGA复位的可靠性设计方案

  2. 对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。 　　对FPGA芯片而言，在给芯片加电工作前，芯片内部各个节点电位的变化情况均不确定、不可控，而这种不确定且不可控的情况会使芯片在上电后的工作状态出现错误。因此，在FPGA的设计中，为保证系统能可靠进进入工作状态，以及避免对FP

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：117kb
    • 提供者：weixin_38651450

  1. 电源技术中的高可靠性的可编程电源管理解决方案

  2. 系统工程师正受到降低成本和提高电路板可靠性的压力。一个经常被忽视的应对措施是减少为FPGA、 微处理器和数字信号处理器进行电源监控而使用的元件数量。新颖的高集成度可编程电源电路将复位生成电路、看门狗定时器(WDT)和电压.集成电路集成在单个器件之中。这种一体化方案有助于降低系统成本，解决设计人员所关心的可靠性问题。本文讨论将可编程逻辑、ADC和DAC集成在一起的创新解决方案，该方案使电源管理功能具有更高的精确性，同时还可降低成本。 　　电源管理的挑战 　　一个典型的CPU电源电路如图1所示。

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：160kb
    • 提供者：weixin_38682254

  1. FPGA复位的可靠性设计方案

  2. 对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。 　　对FPGA芯片而言，在给芯片加电工作前，芯片内部各个节点电位的变化情况均不确定、不可控，而这种不确定且不可控的情况会使芯片在上电后的工作状态出现错误。因此，在FPGA的设计中，为保证系统能可靠进进入工作状态，以及避免对FP

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：141kb
    • 提供者：weixin_38564718

  1. FPGA和CPLD内部自复位电路设计方案

  2. 本文描述了复位的定义，分类及不同复位设计的影响，并讨论了针对FPGA和CPLD的内部自复位方案。 　　1、定义 　　复位信号是一个脉冲信号，它会使设计的电路进入设定的初始化状态，一般它作用于寄存器，使寄存器初始化为设定值；其脉冲有效时间长度必须大于信号到达寄存器的时延，这样才有可能保证复位的可靠性。 　　下面将讨论FPGA/CPLD的复位电路设计。 　　2、分类及不同复位设计的影响 　　根据电路设计，复位可分为异步复位和同步复位。

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：147kb
    • 提供者：weixin_38706055