注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. Verilog HDL程序设计教程

  2. Verilog HDL程序设计教程 ，很好的FPGA教程； 第1章、EDA技术综述 2、EDA设计软件与设计流程 3、VERILOG HDL设计初步 4、VERILOG HDL语言要素 5、VERILOG HDL行为语句 6、进程、任务与函数 7、VERILOG HDL的描述风格 8、仿真 9、VERILOG HDL设计进阶 10、设计方法与设计技巧的探讨 11、VERILOG HDL综合设计实践 12、算法与复杂逻辑的实现 13、EDA软件使用指南 附录A B

  3. 所属分类：硬件开发

    • 发布日期：2009-07-20
    • 文件大小：11mb
    • 提供者：viphotman

  1. Nios 入门教程软件部分

  2. 1 准备工作 a) Quartus 软件 b) Sopc builder c) NIos IDE d) 一块 FPGA 开发板

  3. 所属分类：iOS

    • 发布日期：2009-12-16
    • 文件大小：563kb
    • 提供者：xxl450425145

  1. Tcl教程 硬件开发脚本

  2. TCL语法 ■脚本、命令和单词符号 一个TCL脚本可以包含一个或多个命令。命令之间必须用换行符或分号隔开，下面的两个脚本都是合法的： set a 1 set b 2 或 set a 1；set b 2 TCL的每一个命令包含一个或几个单词，第一个单词代表命令名，另外的单词则是这个命令的参数，单词之间必须用空格或TAB键隔开。 TCL解释器对一个命令的求值过程分为两部分：分析和执行。在分析阶段，TCL 解释器运用规则把命令分成一个个独立的单词，同时进行必要的置换(substitution)； 在

  3. 所属分类：硬件开发

    • 发布日期：2012-05-30
    • 文件大小：830kb
    • 提供者：fengyehonglezhu

  1. FPGA教程BFPGA教程BFPGA教程B

  2. FPGA教程B FPGA教程B FPGA教程B 值得收藏

  3. 所属分类：硬件开发

    • 发布日期：2008-09-03
    • 文件大小：830kb
    • 提供者：joyable

  1. Xilinx FPGA教程大全

  2. FPGA工程设计高级研修班_Xilinx.pdf (30 MB) FPGA设计高级技巧_Xilinx.pdf (2.94 MB) Xilinx ROM使用中文教程.pdf (226.08 KB) Xilinx_FPGA_Digital_System_Design_Primer.pdf (7.02 MB) Xilinx_FPGA_开发环境的配置.pdf (420.63 KB) Xilinx_FPGA开发全攻略_基础篇.pdf (6.72 MB) Xilinx_FPGA开发全攻略_技巧篇.pdf

  3. 所属分类：硬件开发

    • 发布日期：2014-07-12
    • 文件大小：103mb
    • 提供者：originator

  1. 《 Verilog HDL 程序设计教程》135例，源码

  2. 《 Verilog HDL 程序设计教程》135例； 。【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行

  3. 所属分类：硬件开发

    • 发布日期：2015-05-27
    • 文件大小：127kb
    • 提供者：feng1o

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6mb
    • 提供者：smart_devil

  1. FPGA/CPLD实验教程四（基本的逻辑门实验）

  2. 这个实验主要是体会一下输入的用法，难度比较小。主要实现的是C＝A •B这个功能。

  3. 所属分类：其它

    • 发布日期：2020-08-14
    • 文件大小：82kb
    • 提供者：weixin_38698311