注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 适用于计算密集型应用的AI计算引擎解决方案.pdf

  2. 对于 5G 蜂窝和机器学习 DNN/CNN这 样的计算密集型应用，赛灵思的新型向量处理器 AI 引擎由一系列 VLIW SIMD高性能处理器构成，可提供高达 8 倍的芯片计算密度，功耗却比传统可编程逻辑解决方案低 50％。   本白皮书探讨了将赛灵思新 AI 引擎用于计算密集型应用（如 5G 蜂窝和机器学习 DNN/CNN）的架构、应用和优势。   与前几代相比，5G 的计算密度要高 5 到 10倍；AI 引擎已针对 DSP 进行了优化，可满足吞吐量和计算要求，从而提供无线连接所需的高带宽和加

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：964kb
    • 提供者：weixin_39841848

  1. 基于DSP和FPGA的高性能通用并行弹载计算机设计与实现

  2. 为满足弹上信号处理领域不断增长的任务需求并适应不同的应用场合，设计高性能通用并行计算机，进而构建各类信号处理系统是一种趋势。基于时共享总线和分布式两种并行结构的理论分析，结合信号处理系统的特点，设计了一种高性能通用并行弹载计算机，它具有标准化、模块化、可扩展、可重构、混合并行模式、多层次互联的特性，通过构建典型弹载计算机验证了这些特性。

  3. 所属分类：其它

    • 发布日期：2020-08-31
    • 文件大小：484kb
    • 提供者：weixin_38616359

  1. Vivado HLS嵌入式实时图像处理系统的构建与实现

  2. 传统的基于CPU、GPU和DSP的处理平台难以满足图像实时处理的要求，而FPGA在并行图像处理上有着独一无二的优势，在性能和成本之间提供更加灵活的选择。通过Xilinx最新的Vivado HLS工具，设计实现了可变参数的拉普拉斯算子图像滤波算法，并且在ZYNQ-7000 SoC上构建了可视化的实时嵌入式图像处理系统。实验结果表明，系统可以实现不同的图像处理算法，很好地满足了图像处理的实时性、高性能、低成本要求，对未来高性能图像处理系统的设计和实现提供了很好的借鉴。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：234kb
    • 提供者：weixin_38625048

  1. 基于FPGA的嵌入式数字化语音录制与回放的设计实现

  2. 0引言随着微电子技术的发展，系统集成向高速、高集成度、低功耗发展已经成为必然，同时SoPC技术也应用而生。SoPC将软硬件集成于单个可编程逻辑器件平台，使得系统设计更加简洁灵活。SoPC综合了SoC，PLD和FPGA的优点，集成了硬核和软核CPU、OSP、存储器、外围I/O及可编程逻辑，用户可以利用SoPC平台自行设计高速、高性能的CPU和DSP处理器，使得电子系统设计进入一个崭新的模式。该设计运用SoPC技术实现嵌入式数字化语音录制与回放。其中，介绍了在FPGA上构建WM8731的I2C总线，

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：445kb
    • 提供者：weixin_38701312

  1. DSP中的基于TMS320C6455的高速SRIO接口设计与实现

  2. 数字信号处理技术已广泛应用于通信、雷达、图形图像处理等领域。随着现代科技的发展，尤其是半导体工艺的进入深亚微米时代，新的功能强劲的高性能数字信号处理器（DSP）也相继推出，要实现对运算量和实时性要求越来越高的DSP 算法，如对基于分数阶傅立叶变换的Chirp信号检测与估计，合成孔径雷达（SAR）成像，高频地波雷达中的自适应滤波和自适应波束形成等算法，单片 DSP 仍然显得力不从心。软硬件结合构建宽带互联并行处理的数据处理系统是实现高速实时数据处理的有效方案。基于这样的方案设计理念，采用多DSP、

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：353kb
    • 提供者：weixin_38703626

  1. 基于DSP和FPGA的高性能通用并行弹载计算机设计与实现

  2. 基于DSP的高性能通用并行弹载计算机设计与实现,摘要：为满足弹上信号处理领域不断增长的任务需求并适应不同的应用场合，设计高性能通用并行计算机，进而构建各类信号处理系统是一种趋势。基于时共享总线和分布式两种并行结构的理论分析，结合信号处理系统的特点，

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：484kb
    • 提供者：weixin_38660069

  1. FPGA构建高性能DSP

  2. 在数据通信和图像处理这样的应用中,需要强大的处理能力。当最快的数字信号处理器（DSP）仍无法达到速度要求时,唯一的选择是增加处理器的数目,或采用客户定制的门阵列产品。现在,设计人员有了新的选择,可采用现场可编程门阵列(FPGA)来快速经济地完成设计。采用现场可编程器件不仅缩短了产品上市时间,还可满足现在和下一代便携式设计所需要的成本、性能、尺寸等方面的要求,并提供系统级支持。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：148kb
    • 提供者：weixin_38612139

  1. 基于SRIO协议的板级芯片互联技术

  2. 引 言 　　软硬件结合构建宽带互联并行处理的数据处理系统是实现高速实时数据处理的有效方案。基于这样的方案设计理念，采用多DSP、多FPGA通过SRIO互联来实现一个高速互联的计算网络，数据可以在DSP之间及DSP与FPGA之间高速传输。这样的互联计算网络在数据交互、任务切换、算法分解、计算负载均衡等方面具有较强的适应性、可扩展性。本文介绍了这种基于SRIO互联技术的高速实时数据处理硬件平台，并在该平台上研究了多DSP之间、DSP与FPGA之间的SRIO通信技术。 　　1 SRIO标准 　　

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：154kb
    • 提供者：weixin_38744962

  1. EDA/PLD中的Spartan-3 系列FPGA成本最低的高性能DSP解决方案

  2. Spartan-3 FPGA有助于高效构建DSP解决方案，可以实现如下目标。 　　(1) 每秒可以完成18亿乘和累加操作(MAC)。 　　(2) 高达104个18×18嵌入式乘法器，用于实现紧密的DSP结构，如MAC引擎及自适应及全并行FIR滤波器。 　　(3) SRL16移位寄存器逻辑和分布式存储器，可用于构建高密度DSP结构，如滤波器等。 　　(4) Block RAM可用于存储部分积和系数。 　　(5) 复杂的DSP算法如前向纠错(FEC编解码器及滤波器等)，用于数字通信与成像应

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：43kb
    • 提供者：weixin_38646645

  1. EDA/PLD中的利用Virtex-5 FPGA实现更高性能的方法

  2. 在FPGA系统设计中，要达到性能最大化需要平衡具有混合性能效率的元器件，包括逻辑构造(fabric)、片上存储器、DSP和I/O带宽。在本文中，我将向你解释怎样能在追求更高系统级性能的过程中受益于Xilinx? 的Virtex?-5 FPGA构建模块，特别是新的ExpressFabric?技术。以针对逻辑和算术功能的量化预期性能改进为例，我将探究ExpressFabric架构的主要功能。基于实际客户设计的基准将说明Virtex-5ExpressFabric技术性能平均比前一代Virtex-4 F

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：171kb
    • 提供者：weixin_38595689

  1. Spartan-3 系列FPGA成本的高性能DSP解决方案

  2. Spartan-3 FPGA有助于高效构建DSP解决方案，可以实现如下目标。 　　(1) 每秒可以完成18亿乘和累加操作(MAC)。 　　(2) 高达104个18×18嵌入式乘法器，用于实现紧密的DSP结构，如MAC引擎及自适应及全并行FIR滤波器。 　　(3) SRL16移位寄存器逻辑和分布式存储器，可用于构建高密度DSP结构，如滤波器等。 　　(4) Block RAM可用于存储部分积和系数。 　　(5) 复杂的DSP算法如前向纠错(FEC编解码器及滤波器等)，用于数字通信与成像应

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：42kb
    • 提供者：weixin_38638004

  1. 基于FPGA的语音数据交换控制处理及应用

  2. 文中基于FPGA高效、灵活、集成度高的特点，通过localbus总线与DSP处理器互连，构建了高性能的音频处理平台，采用数字化设计方法及乒乓操作逻辑，实现多用户语音信号的实时采集、交换、混音处理，满足系统设计需求。该方案适用于大型，多用户等的音频应用场景；针对该方案改进、扩展可实现多种语音算法嵌入，其灵活性为更多的应用场景提供解决方案。

  3. 所属分类：其它

  1. 如何简化电源系统设计？

  2. 现如今，另一个棘手的问题来自难以预料的 FPGA 或 ASIC    运行参数的变化。   终的特性结果有时会迫使设计人员在构建了初始硬件后更改他们的设计，从而导致他们在以下两个方面上很难做出决定：利用性能更低的产品抓住所需的市场商机，还是冒可能给予竞争对手上市时间优势的延误风险。根据所选的电源架构，这种更改可能如同以下情况那样复杂：需要额外电压域和新的排序，以及调整系统的热作业面(operating profile)，以确保在同一位置出现更高的总功耗时保持可靠性。　　面向电信及数据通信市场的先

  3. 所属分类：其它

    • 发布日期：2021-01-12
    • 文件大小：137kb
    • 提供者：weixin_38640794