您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. 使用LabVIEW FPGA模块开发可编程自动控制器

  2. 由于同步通信要求每一个设备都必须运行同一个时钟频率,而且如果通信距离过长会导致时钟偏差等一系列同步问题,使得同步通信方式的应用受到限制。异步通信不需要同步设备间的时钟,只需通过握手协议就可以协调发送设备和接收设备之间的数据传输。 通用异步接收/发送器(UART, Universal Asynchronous Receiver and Transmitter) 作为微机系统I/ O 接口中的重要组成部分,主要进行数据通讯过程中的串行和并行数据流间的变换。UART与微处理器的总线接口是并行接口,而
  3. 所属分类:硬件开发

    • 发布日期:2012-06-06
    • 文件大小:3mb
    • 提供者:dcy1216
  1. FPGA波特率发生器

  2. 串口RS232通信程序(Verilog)
  3. 所属分类:其它

    • 发布日期:2012-06-23
    • 文件大小:210kb
    • 提供者:gaoleiooo
  1. uart_16550的逻辑core代码,已测试通过

  2. 串口16550的core代码,UART16550的基本结构由CPU接口模块、波特率发生器、FIFO控制器、发送/接收FIFO和发送/接收模块共7个部分组成。 CPU通UART的CPU接口模块配置整个UART, 波特率发生器在CPU写入初始值后产生需要的波特率,控制发送和接收模块在设定的波特率下工作。CPU通过接口模块向发送 FIFO内写入需要发送的8位数据,同时发送模块开始读取FIFO中的数据,并加入起始位、奇偶校验位和停止位后以串行发送的方式传输给串行接收设备。
  3. 所属分类:硬件开发

    • 发布日期:2014-02-20
    • 文件大小:145kb
    • 提供者:justzhj
  1. 利用FPGA实现UART的设计

  2. UART模块的硬件描述语言的设计。 1 总体设计 2 UART的结构和帧格式 3 UART的设计与实现 3.1 发送器设计3.2 接收器设计3.3 波特率发生器的设计 4 上位机程序设计  5 结束语
  3. 所属分类:硬件开发

    • 发布日期:2009-02-13
    • 文件大小:180kb
    • 提供者:gzh715695317
  1. 基于FPGA的UART通信接口电路设计

  2. 随着煤矿设备自动化程度的不断提高,对信号的传输也提出了越来越高的要求。本文设计了一种基于现场可编程门阵列(field programmable gate array,FPGA)的RS232接口电路。首先,分析了FPGA在设计通用串行收发器(universal asynchronous receiver and transmitter,UART)接口电路中的优势。该接口电路主要分为UART接收子模块、波特率发生器、先进先出(first in first out,FIFO)模块、UART发送子模块、
  3. 所属分类:其它

    • 发布日期:2020-05-31
    • 文件大小:354kb
    • 提供者:weixin_38501299
  1. 一种高可靠性的计算机与FPGA串行通信的实现

  2. 主要介绍以FPGA为硬件平台的下位机与计算机(上位机)进行串行通信,将串口功能集成到单片FPGA内,运行中波特率可调,经过适当的倍、分频实现了零误差的波特率发生器,提高了数据传输的可靠性。上位机上编写VB程序负责主设备的发送命令并接收显示来自FPGA回发的数据,实验结果表明通信可行,可靠性高。
  3. 所属分类:其它

    • 发布日期:2020-07-27
    • 文件大小:89kb
    • 提供者:weixin_38623080
  1. 基于FPGA的通用异步收发器设计

  2. 采用Verilog HDL语言作为硬件功能的描述,运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器,并结合现场可编程门阵列(FPGA)的特点,实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。
  3. 所属分类:其它

    • 发布日期:2020-10-21
    • 文件大小:326kb
    • 提供者:weixin_38736760
  1. 通信与网络中的基于FPGA实现异步串行通信

  2. 摘要:为了适应全数字化自动控制更加广泛的应用,采用现场可编程门阵列(FPGA)对异步串行通信控制器(UART)进行多模块的系统设计的方法,使串口通信的集成度更高。   对UART系统结构进行了模块化分解,可分为三个模块:FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能,利用Xilinx公司的FPGA芯片,在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、下载。采用第三方仿真工具ModelSim进行模拟仿真。
  3. 所属分类:其它

    • 发布日期:2020-10-20
    • 文件大小:256kb
    • 提供者:weixin_38740397
  1. EDA/PLD中的基于FPGA/CPLD设计与实现UART

  2. 摘 要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。关键词:FPGA/CPLD;UART;VHDL ---UART(即Universal Asynchronous Receiver Transmitter 通用异步收发器)是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。---串行外设用到RS232-C异步串行接口,一般采用专用的集成电路即UART实现。如8250、8
  3. 所属分类:其它

    • 发布日期:2020-12-10
    • 文件大小:67kb
    • 提供者:weixin_38621150
  1. 电源技术中的新型电荷泵DC/DC变换器 (图)

  2. 摘 要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。关键词:FPGA/CPLD;UART;VHDL ---新型非隔离、降压式、低电压、大电流、超低压差电荷泵DC/DC变换器在结构上没有泵电容,其主要特点有:输出电流大,可达800mA;输出电压精度高(见表1及表2);超低压差,特别适用于便携式产品;有输出电压连续可调及固定输出电压两种类型;有输出短路保护及输入电压过压保护
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:82kb
    • 提供者:weixin_38624914
  1. EDA/PLD中的基于FPGA/CPLD设计与实现UART (图)

  2. 摘 要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。关键词:FPGA/CPLD;UART;VHDL ---UART(即Universal Asynchronous Receiver Transmitter 通用异步收发器)是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。---串行外设用到RS232-C异步串行接口,一般采用专用的集成电路即UART
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:68kb
    • 提供者:weixin_38637144
  1. RFID技术中的如何搭建机器视觉系统 (图)

  2. 摘 要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。关键词:FPGA/CPLD;UART;VHDL 机器视觉系统的构成---一般机器视觉系统主要包括信息探测、采集系统、图像处理、显示及智能决策等模块,涉及计算机图形学、数字图像处理、视频信息处理、模式识别、人工智能理论、智能信息处理、VLSI技术等技术,可广泛应用于工业产品自动检测、航天、航空、遥感、卫星侦察、天文观测、
  3. 所属分类:其它

    • 发布日期:2020-12-13
    • 文件大小:93kb
    • 提供者:weixin_38583278
  1. 基于FPGA实现异步串行通信

  2. 摘要:为了适应全数字化自动控制更加广泛的应用,采用现场可编程门阵列(FPGA)对异步串行通信控制器(UART)进行多模块的系统设计的方法,使串口通信的集成度更高。   对UART系统结构进行了模块化分解,可分为三个模块:FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能,利用Xilinx公司的FPGA芯片,在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、。采用第三方仿真工具ModelSim进行模拟仿真。
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:252kb
    • 提供者:weixin_38685793
  1. fpga-fibonacci:FPGA Fibonacci术语生成器。输出到7段显示器并与主机进行UART通信以进行错误检查-源码

  2. 斐波那契 该项目使用Cyclone V入门套件来计数并显示可变数量的斐波纳契项到4位LED 7段显示器。 UART模块还用于通过串行终端通信指示是否由于溢出而出现错误的术语。 Quartus II是该项目的设计软件,VHDL被用作硬件描述语言。 该系统可以分为几个块: 时钟边沿分频器(用于为各个系统块生成使能脉冲) 斐波那契术语生成器 波特率发生器 UART模块 十进制到BCD转换器 7段LED驱动器(用于显示斐波纳契项)
  3. 所属分类:其它

    • 发布日期:2021-03-21
    • 文件大小:81kb
    • 提供者:weixin_42117485