点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - FPGA的设计
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
FPGA的设计经验,是个人的心得体会
FPGA的设计经验,是个人的心得体会,个人认为很不错
所属分类:
硬件开发
发布日期:2009-06-11
文件大小:172kb
提供者:
qaz0158
2-基于FPGA的嵌入式系统设计.pdf
[轉載] 嵌入式系列教程之二 基于FPGA的嵌入式系统设计.pdf
所属分类:
硬件开发
发布日期:2009-08-11
文件大小:664kb
提供者:
geraint999
1.2 FPGA的设计方法与要求
1.2 FPGA的设计方法与要求,完整犀利的ppt讲解,让你轻松学习FPGA的设计方法与要求
所属分类:
硬件开发
发布日期:2010-04-25
文件大小:112kb
提供者:
courage888
FPGA的设计流程基础
FPGA的设计流程,有详细的介绍过程,对于初学者很是适用
所属分类:
硬件开发
发布日期:2010-07-10
文件大小:124kb
提供者:
liuhao542486
altera-fpga的设计实例以及源码分析
altera-fpga的设计实例以及源码分析,对图像处理等方面有较深入的指导作用
所属分类:
iOS
发布日期:2011-05-13
文件大小:10mb
提供者:
calltwoone
Altium Designer 的FPGA项目设计
Altium Designer6 的FPGA项目设计 Altium Designer 中提供了FPGA 的设计环境。 在本章中将介绍FPGA 的设计过程、参数设置、仿真及NanoBoard-NB 1 开发器。 在Altium Designer 中进行FPGA 设计可以采用:语言设计输入,原理图符号设计或者混合输入。这里建议用户采用层次化设计的设计方式:底层设计,上层例化(调用)。在底层用语言或原理图符号设计好一个个文件,并将这些文件生成图表符,上层在原理图环境中将这些代表各个文件的图表符连接起
所属分类:
硬件开发
发布日期:2011-11-25
文件大小:10mb
提供者:
mailyu
FPGA的设计与技巧
基于verilog语言的FPGA的设计思想与技巧
所属分类:
IT管理
发布日期:2012-06-07
文件大小:220kb
提供者:
xuan1989
FPGA的异步FIFO设计
FPGA的研究和开发,论文,张维旭写,版权问题不侵犯,仅供学习。
所属分类:
讲义
发布日期:2015-07-08
文件大小:37kb
提供者:
qq_29660443
fpga设计全流程详细介绍了fpga的设计流程
fpga设计全流程。详细介绍了fpga的设计流程。非常有用
所属分类:
硬件开发
发布日期:2008-12-16
文件大小:236kb
提供者:
houlongting
FPGA的设计实例合集,包括Verilog和VHDL
FPGA的设计实例合集,包括Verilog和VHDL,另外还包括一些文档资料,主要是一些原理结构和编码风格之类的,很实用.
所属分类:
硬件开发
发布日期:2018-09-13
文件大小:15mb
提供者:
qq_29362303
VME总线协议接口重新采用基于FPGA的设计
VME总线是一种通用的计算机总线,是电子、计算机工业中应用最为广泛的计算机背板总线之一。
所属分类:
其它
发布日期:2020-07-19
文件大小:53kb
提供者:
weixin_38685608
一文详解FPGA的设计与应用
FPGA(Field-Program mable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。所以,要想玩转FPGA,就必须理解FPGA内部的工作原理,学习如何利用这些单元实现复杂的逻辑设计。
所属分类:
其它
发布日期:2020-07-18
文件大小:110kb
提供者:
weixin_38663973
基于FPGA+DDS的正弦信号发生器的设计
可编程的FPGA器件具有内部资源丰富、处理速度快、可在系统内编程并有强大的EDA设计软件支持等特点。因此,基于FPGA的设计相对于专用DDS芯片,可使电路设计更加灵活、提高系统的可靠性、缩短设计周期、降低成本。所以,采用FPGA设计的DDS系统具有很高的性价比。
所属分类:
其它
发布日期:2020-07-30
文件大小:81kb
提供者:
weixin_38669093
基于ASIC+FPGA的IPv6路由器PoS接口设计
本文根据IPv6路由器155Mbit/s PoS接口的需求,提出并实现了一种基于ASIC+FPGA的设计方案。目前该方案已经在国家数字交换系统工程技术研究中心开发的IPv6路由器中得到实现,测试后的系统性能稳定,达到了预期的设计目标。
所属分类:
其它
发布日期:2020-08-07
文件大小:368kb
提供者:
weixin_38656226
通过EDA设计工具了解FPGA的设计流程
对于初学者而言,FPGA的设计流程是否显的"又臭又长"呢?呵呵,如果真的有这样的感觉,没有关系,下面我就通过对软件的使用来了解FPGA的设计流程。
所属分类:
其它
发布日期:2020-08-14
文件大小:247kb
提供者:
weixin_38727062
基于FPGA的DES、3DES硬件加密技术
本设计首先用硬件描述语言(VHDL)进行DES(数据加密标准)、3DES(三重DES)算法编码和系统设计,然后采用FPGA来具体实现。采用FPGA设计灵活,可对芯片内部单元进行配置,可以缩短设计周期和开发时间,同时经过优化可以达到较高的性能。另外有多种EDA开发软件支持FPGA的设计,在本设计中采用了EDA综合工具Synplify和Altera公司的Quartus II 7.2开发软件。
所属分类:
其它
发布日期:2020-08-10
文件大小:137kb
提供者:
weixin_38637144
FPGA电源设计适合并行工程吗?
如果设计师可以在开发过程早期就满足基于FPGA的设计,提出的功耗要求和约束条件,那么在系统的最终实现阶段就能形成极具竞争力的优势。
所属分类:
其它
发布日期:2020-08-14
文件大小:475kb
提供者:
weixin_38569109
集成电路中的一文详解FPGA的设计与应用
FPGA(Field-Program mable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。所以,要想玩转FPGA,就必须理解FPGA内部的工作原理,学习如何利用这些单元实现复杂的逻辑设计。 (一)FPGA的工作原理 FPGA一般来说比ASIC(专用集成芯片)的速度要慢,无法完成
所属分类:
其它
发布日期:2020-10-16
文件大小:114kb
提供者:
weixin_38664989
EDA/PLD中的通过EDA设计工具了解FPGA的设计流程
对于初学者而言,FPGA的设计流程是否显的"又臭又长"呢?呵呵,如果真的有这样的感觉,没有关系,下面我就通过对软件的使用来了解FPGA的设计流程。 1)使用synplify pro对硬件描述语言编译并生成netlist 综合前要注意对器件的选择,方法是在project->implementation option中对要下载的器件和网表的生成情况进行选择。综合后的网表有两种: RTL级网表和门级网表(gate netlist),通过对网表的分析可以对设计的实现方式有初步的
所属分类:
其它
发布日期:2020-10-19
文件大小:106kb
提供者:
weixin_38571453
通过EDA设计工具了解FPGA的设计流程
对于初学者而言,FPGA的设计流程是否显的"又臭又长"呢?呵呵,如果真的有这样的感觉,没有关系,下面我就通过对软件的使用来了解FPGA的设计流程。 1)使用synplify pro对硬件描述语言编译并生成netlist 综合前要注意对器件的选择,方法是在project->implementation option中对要的器件和网表的生成情况进行选择。综合后的网表有两种: RTL级网表和门级网表(gate netlist),通过对网表的分析可以对设计的实现方式有初步的了解
所属分类:
其它
发布日期:2021-01-19
文件大小:255kb
提供者:
weixin_38737366
«
1
2
3
4
5
6
7
8
9
10
...
50
»