注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. SynplifyPro 针对复杂可编程逻辑设计的功能强大的 FPGA 综合工具

  2. SynplifyPro 针对复杂可编程逻辑设计的功能强大的 FPGA 综合工具 Synplify Pro 是 Synplicity 公司的FPGA 综合软件

  3. 所属分类：硬件开发

    • 发布日期：2009-06-04
    • 文件大小：292864
    • 提供者：guoqqii2008

  1. FPGA数据传输模块设计

  2. FPGA适合于大量数据处理的应用，广泛应用于嵌入式系统。本文设计的FPGA模块需要对GPS、便携打印机和串口数据进行处理，将详细介绍如何设计FPGA和不同外设之间的数据传输。同时，在RTL编码中，编写使综合与布局布线效果更佳的代码。 关键词 FPGA 综合

  3. 所属分类：硬件开发

    • 发布日期：2009-07-30
    • 文件大小：58368
    • 提供者：BOBO0202

  1. FPGA综合实验 MegaWizard signaltap II

  2. FPGA综合实验 MegaWizard signaltap II ，读存储器。显示波形。

  3. 所属分类：硬件开发

    • 发布日期：2009-11-21
    • 文件大小：259072
    • 提供者：forsiny

  1. ARM与FPGA综合设计及应用

  2. ARM与FPGA综合设计及应用，包括ARM7 ARM9 FPGA Verilog HDL 的介绍及综合应用，超星格式！

  3. 所属分类：硬件开发

    • 发布日期：2012-07-17
    • 文件大小：25165824
    • 提供者：wdq20010590

  1. FPGA高级时序综合教程

  2. FPGA高级时序综合教程，教你如何更好地设置FPGA综合约束

  3. 所属分类：嵌入式

    • 发布日期：2013-04-12
    • 文件大小：392192
    • 提供者：housong924

  1. ARM与FPGA综合设计及应用

  2. ARM与FPGA综合设计及应用

  3. 所属分类：硬件开发

    • 发布日期：2013-08-28
    • 文件大小：25165824
    • 提供者：u011706137

  1. FPGA综合系统设计（二）基于FPGA的温度采集和以太网传输

  2. FPGA驱动DS18B20，温度数据用双口RAM缓存，通过以太网发送温度到PC，可用网络调试工具显示，Quartus工程；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

  3. 所属分类：硬件开发

    • 发布日期：2018-06-13
    • 文件大小：8388608
    • 提供者：fpgadesigner

  1. FPGA综合系统设计（五）频谱分析系统

  2. FPGA驱动AD9226，65M采样，做FFT进行频谱分析，将计算结果用双口RAM缓存，通过串口发送到PC上，完整Quartus工程；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

  3. 所属分类：硬件开发

    • 发布日期：2018-06-14
    • 文件大小：14680064
    • 提供者：fpgadesigner

  1. 基于图形的物理综合可满足先进FPGA设计需求

  2. 传统的综合技术越来越不能满足当今采用90纳米及以下工艺节点实现的非常大且复杂的FPGA设计的需求了。问题是传统的FPGA综合引擎是基于源自ASIC的方法，如底层规划、区域内优化(IPO,In-place Optimization)以及具有物理意识的综合(physically-aware synthesis)等。然而，这些从ASIC得来的综合算法并不适用于FPGA的常规架构和预定义的布线资源。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：112640
    • 提供者：weixin_38703123

  1. 基于FPGA二维小波变换核的实时可重构电路

  2. 现场可编程门阵列为可进化设计提供了一个理想的模板。FPGAs 提供了一个硬件环境 ，这个环境 可将逻辑物理实现和 布线资源 按照为了特定功能所配置的比特流而重新组织构建起来。 RTR设计工具 绕过传统的fpga综合以及比特流生成过程 使可进化设计成为可能. JBits工具套装 就为在Xilinx 的Virtex系列和4000系列设备上進行RTR设计提供了一个设计环境。

  3. 所属分类：其它

    • 发布日期：2020-08-10
    • 文件大小：310272
    • 提供者：weixin_38601499

  1. 新的工具可简化 FPGA 综合

  2. 如何通过RTL分析、SDC约束和综合向导以更快的速度推出更出色的FPGA设计

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：60416
    • 提供者：weixin_38668225

  1. 使用基于图形的物理综合加快FPGA设计时序收敛

  2. 　 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：185344
    • 提供者：weixin_38614112

  1. FPGA综合讲义.pdf

  2. 综合是将电路的高级语言转化为低级的，可与FPGA\CPLD或构成ASIC的门阵列基本结构相映射的网表文件或程序。综合包括编译，转换，调度，分配，控制器综合和结果的生成等几个步骤。综合是将我们的设计转化为FPGA可以读懂的配置文件的第一个步骤。本文档详对FPGA的综合进行了详细介绍。

  3. 所属分类：硬件开发

    • 发布日期：2020-09-15
    • 文件大小：4194304
    • 提供者：u014566195

  1. 用Synplify Premier加快FPGA设计时序收敛

  2. 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法，如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而，这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：185344
    • 提供者：weixin_38604653

  1. 基于FPGA的无线传感网络信道波形整形滤波器

  2. 针对模拟滤波器设计灵活性差且不能很好地支持数据通信的并行和速度等问题，利用Altera公司CycloneII系列中的EP2C35F672C6N芯片完成了基于FPGA的WSN信道波形整形滤波器的设计。通过功能创建、计算查表法系数、建立内存数据表、Verilog-HDL编程、Quartus-II平台下进行FPGA综合、ModelSim时序仿真、DE2开发板下载调试等过程，实现了波形整形硬件平台通过USB接口与主机的通信。测试结果表明，该波形整形滤波器具有低成本、频率可扩展、即插即用等优点，使用方便。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：276480
    • 提供者：weixin_38551070

  1. Synplicity将基于图形的物理综合软件集成到FPGA中

  2. Synplicity的Synplify系列FPGA综合工具中新增了Synplify Premier软件。  　　Synplify Premier软件采用基于图形的物理层综合技术，采用自动化单通路设计流程，可改进定时性能和定时相关，并降低设计流程和迭代次数。  　　这种基于图形的物理综合工具与单独的逻辑综合工具相比，性能提升了20%，可满足严苛的定时需求。  　　Synplify Premier软件有现货提供，售价34,000美元。   

  3. 所属分类：其它

    • 发布日期：2020-11-29
    • 文件大小：26624
    • 提供者：weixin_38722874

  1. EDA/PLD中的精确综合：下一代FPGA综合平台

  2. 概述 电子系统设计正在发生着重要的转变。可编程逻辑器件使设计者可以开发具有千万门以上、频率超过300MHz以及嵌入式处理器的电路，能够集成完整的系统。这一技术进步通过提供ASIC领域之外的全面的方法，正在引起设计过程的转变。在迅速变化的可编程逻辑领域，EDA提供商面临的挑战是，如何提供与硅容量和复杂性同步的设计工具和方法。例如，ASIC领域用了15年来合并硅处理和基于可靠的功能性EDA软件的设计方法。这种ASIC技术曾经是工业领域的驱动力和发展方向。可以说ASIC处理造就了电子工业廉价的方案，导

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：87040
    • 提供者：weixin_38690402

  1. EDA/PLD中的使用基于图形的物理综合加快FPGA设计时序收敛

  2. 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而,这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。         最终的结果是,所有的三种传统 FPGA 综合方法需要

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：165888
    • 提供者：weixin_38594252

  1. 电源技术中的基于图形的物理综合加快FPGA设计时序收敛

  2. 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法，如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而，这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。 最终的结果是，所有的三种传统 FPGA 综合方法需要在前端综合与下游

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：113664
    • 提供者：weixin_38590309

  1. apio：用于开放FPGA板的开源生态系统-源码

  2. 用于开放FPGA板的开源生态系统 Apio（发音为[ˈa.pjo]）是一个多平台工具箱，具有静态的预构建软件包，项目配置工具和简单的命令界面，可用于验证，综合，模拟和上传Verilog设计。 Icestudio使用 。 目录 安装 安装和 安装最新的API： pip install -U apio Apio软件包 包 安装 描述 apio安装驱动 驱动程序工具（仅适用于Windows） apio安装示例 Verilog基本示例，引脚说明等 apio安装gtkwave 模拟查看器。 （仅适

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：96468992
    • 提供者：weixin_42138545
« 12 3 4 5 6 7 8 9 10 ... 49 »