注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的高效FIR滤波器的设计与实现

  2. 摘要：该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上，提出了一种基于FPGA的高效实现方案。该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进，并借助FPGA滤波器芯片和Quartus II软件、Matlab软件对该方案进行了仿真验证。仿真实验结果表明：此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源，其性能优于传统的FIR滤波器设计方法。

  3. 所属分类：硬件开发

    • 发布日期：2009-05-29
    • 文件大小：110kb
    • 提供者：houxinqiang88

  1. Altera FPGA\CPLD设计（基础篇）-part1

  2. 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6

  3. 所属分类：硬件开发

    • 发布日期：2009-10-14
    • 文件大小：13mb
    • 提供者：love_liu

  1. Altera FPGA\CPLD设计（基础篇）-part2

  2. 第1章 FPGA/CPLD简介 1.1 可编程逻辑设计技术简介 1.1.1 可编程逻辑器件发展简史 1.1.2 可编程逻辑器件分类 1.2 FPGA/CPLD的基本结构 1.2.1 FPGA的基本结构 1.2.2 CPLD的基本结构 1.2.3 FPGA和CPLD的比较 1.3 FPGA/CPLD的设计流程 1.4 FPGA/CPLD的常用开发工具 1.5 下一代可编程逻辑设计技术展望 1.5.1 下一代可编程逻辑器件硬件上的四大发展趋势 1.5.2 下一代EDA软件设计方法发展趋势 1.6

  3. 所属分类：硬件开发

    • 发布日期：2009-10-14
    • 文件大小：7mb
    • 提供者：love_liu

  1. 高级FPGA设计:结构、实现与优化（英文）

  2. 高级FPGA设计:结构、实现与优化（英文） Advanced FPGA Design - Architecture, Implementation, and Optimization

  3. 所属分类：硬件开发

    • 发布日期：2010-01-03
    • 文件大小：7mb
    • 提供者：dypcq

  1. 基于FPGA的SPI串行外围接口接口设计

  2. （1）熟悉通信及通信接口相关方面的知识，学习并掌握SPI通信接口的结构，协议及原理。 （2）熟悉VERILOG语言及其开发环境ISE，使用该语言进行数字电路（FPGA）设计，慢慢深入VERILOG语言。 （3）设计流程图，状态图，并一步步用Verilog语言实现仿真验证I接口串口通信。 （4）采用实验板或自行设计电路进行调试，并采用相关仪器验证。 （5）系统整体调试、优化，或就某一部分进行优化并做深入的研究与扩展

  3. 所属分类：其它

    • 发布日期：2012-10-22
    • 文件大小：391kb
    • 提供者：german010

  1. 高压变频器载波移相算法毕业论文的MATLAB源码

  2. 高压变频调速系统在轧钢工业、石油工业、造纸工业、水处理工厂等诸多工业领域得到了广泛的应用。 级联型高压变频器作为多电平变频器的一种特殊形式,由于其在谐波、功率因数、转矩脉动和共模电压等方面的优点,在实际生产过程中得到了越来越多的应用。 因此加快对级联型多电平高压变频器的研究、开发并在国内加以推广应用,在提高生产效率、节约能源方面具有重要的意义。论文在阐述多电平变流器的拓扑结构和控制算法的基础上,详细介绍了适合级联型高压变频器的常用控制算法,包括阶梯波控制算法、三角载波控制算法和空间矢量相移法。

  3. 所属分类：其它

    • 发布日期：2012-11-22
    • 文件大小：602byte
    • 提供者：checkpaper

  1. Radix-8复数除法器的设计与实现

  2. ：设计了一种高性能、低功耗的Radix-8时序复数除法器．该复数除法器采用了逐位递归算法 和操作数预变换技术，并在传统结构的基础上，选用冗余形式保留预校正变量，节省了超长进位加 法器的使用，缩短了关键路径的延时．设计还通过实部和虚部商位的合并以及基于6输入查找表结 构的硬件优化，提高了乘加逻辑单元的资源利用率．Stratix-II型现场可编程逻辑器件仿真验证表 明，与使用超长进位加法器的传统结构相比，所设计的复数除法器的速度提高了44％，硬件资源减 少了31％．

  3. 所属分类：专业指导

    • 发布日期：2013-11-14
    • 文件大小：465kb
    • 提供者：wb2009_happy

  1. 基于FPGA的嵌入式图像处理系统设计(中文版PDF)

  2. 《基于fpga的嵌入式图像处理系统设计》详细介绍了fpga（field programmable gatearray，现场可编程门阵列）这种新型可编程电子器件的特点，对fpga的各种编程语言的发展历程进行了回顾，并针对嵌入式图像处理系统的特点和应用背景，详细介绍了如何利用fpga的硬件并行性特点研制开发高性能嵌入式图像处理系统。作者还结合自己的经验，介绍了研制开发基于fpga的嵌入式图像处理系统所需要的正确思路以及许多实用性技巧，并给出了许多图像处理算法在fpga上的具体实现方法以及多个基于f

  3. 所属分类：硬件开发

    • 发布日期：2015-02-09
    • 文件大小：53mb
    • 提供者：johnllon

  1. 高级FPGA设计 结构、实现和优化.pdf

  2. 高级FPGA设计 结构、实现和优化,本文档可以提供一种高级结构的设计与实现

  3. 所属分类：硬件开发

    • 发布日期：2015-03-31
    • 文件大小：39mb
    • 提供者：basketballn

  1. FPGA内全数字延时锁相环的设计

  2. 现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了 目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、 消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟 偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟， 减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其 各自又分为数字设计和模拟设计。虽然用模拟的方法实

  3. 所属分类：硬件开发

    • 发布日期：2018-01-10
    • 文件大小：2mb
    • 提供者：drjiachen

  1. FPGA并行编程-以HLS实现数字信号处理为例

  2. 本书将着重介绍高层次综合（HLS） 算法的使用并以此完成一些比较具体、细分的FPGA应用。我们的 目的是让读者认识到用HLS创造并优化硬件设计的好处。当然，FPGA的并行编程肯定是有别于在多核处理 器、GPU上实行的并行编程，但是一些最关键的概念是相似的，例如，设计者必须充分理解内存层级和带 宽、空间局部性与时间局部性、并行结构和计算与存储之间的取舍与平衡。

  3. 所属分类：C++

    • 发布日期：2018-11-09
    • 文件大小：20mb
    • 提供者：hujianhang2996

  1. FPGA自学笔记——设计与验证VIP版.pdf

  2. 开始有计划写这本书的时候， Altera 还叫 Altera， 还没有加入 Intel 的大家庭， Xilinx 的 ZYNQ 也才刚刚开始有人探索， Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛 换成了 SOC 大赛，软核变硬核，性能翻几番。 那个时候，能出一本认认真真讲 FPGA 设计的 书， 会得到非常高的评价。 而我，则由于工作变动， 中间拖沓了半年，当半年后再来准备动 笔时，才恍然领悟到， Altera 即将成为 Intel 的可编程事业部， 基于嵌入式硬核的 S

  3. 所属分类：硬件开发

    • 发布日期：2019-09-03
    • 文件大小：16mb
    • 提供者：qq_30307853

  1. FPGA整洁代码之道3-信号命名和定义应该明确.pdf

  2. FPGA A 整洁代码之 道 3- 信号命名和定义应该 明确 在设计中，我们不断的给目录、源代码、文件、函数、变量、参数、类、封包进 行命名与定义。当一件工作需要进行的次数非常之多，足以证明它是不可或缺的 基本工作。我们一定要知道一点，基础工作是整个项目的基石。忽视抑或是轻视 基础工作是一件非常错误的工作理念。我们需要用最严谨认真的态度去对待，同 时作为回报，它将令你的作品显得专业而优雅。33 flag2<=1b1; 34 end else if(end cntbegin 36 flag2

  3. 所属分类：专业指导

    • 发布日期：2019-08-24
    • 文件大小：124kb
    • 提供者：drjiachen

  1. 基于FPGA的FFT处理器

  2. 随着FPGA发展，其资源丰富，易于组织流水和并行结构，将FFT实时性要求与FPGA器件设计的灵活性相结合，实现并行算法与硬件结构的优化配置，不仅可以提高处理速度，并且具有灵活性高。开发费用低、开发周期短、升级简单的特点。针对某OFDM系统中FFT运算的实际需要，提出了基于FPGA的设计来实现FFT算法，并以16位长数据，64点FFT为例，在QuartusⅡ软件上通过综合和仿真。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：833kb
    • 提供者：weixin_38509504

  1. EDA/PLD中的一种基于FPGA的Viterbi译码器优化算法

  2. 1 引 言 　　由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳译码方式，具有效率高、速度快等优点。从工程应用角度看，对Viterbi译码器的性能*价指标主要有译码速度、处理时延和资源占用等。本文通过对Viterbi译码算法及卷积码编码网格图特点的分析，提出一种在FPGA设计中，采用全并行结构、判决信息比特与路径信息向量同步存储以及路

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：166kb
    • 提供者：weixin_38612568

  1. 单片机与DSP中的经过优化的低成本FPGA中的高性能DSP功能

  2. 受诸如视频和静态图像使用的增多以及软件无线电等可重复配置系统需求的增长，数字信号处理（DSP）的应用继续膨胀。其中许多应用把重要的DSP处理要求和对成本的敏感性、对高性能的需求以及低成本的DSP解决方案结合在一起。 　　通用的DSP芯片和FPGA是实现DSP功能的两种普遍的方法。每种方法都各有优点，其最适宜的方法因应用要求的不同而各异。本文论述了通用DSP的功能，阐述了通用DSP和FPGA之间的差异，比较了现有的用FPGA实现DSP的解决方案，最后介绍了LatticeECP2M DSP的结

  3. 所属分类：其它

    • 发布日期：2020-11-26
    • 文件大小：181kb
    • 提供者：weixin_38741030

  1. 高速存储器接口的低成本FPGA解决方案详解

  2. 存储器已广泛地应用于当今的电子系统。由于系统带宽的不断增加，存储器技术针对更高的速度和性能进行了优化。结果，下一代存储器接口的设计变得越来越具有挑战性。 　　在诸如FPGA的可编程器件中实现高速、高效的存储器接口对于设计者来说一直是一个主要的挑战。 　　以往，只有少数FPGA支持能可靠地与下一代高速器件接口的构建模块，这些FPGA通常是高端的昂贵器件。 　　不过，现在LatticeEC FPGA系列也提供在低成本FPGA结构中实现下一代DDR2、QDR2以及RLDRAM控制器所需的构

  3. 所属分类：其它

    • 发布日期：2020-11-30
    • 文件大小：99kb
    • 提供者：weixin_38543749

  1. 基于FPGA的紫外/可见光图像实时配准实现

  2. 为了在电路损伤早期探测和定位电晕放电，依据其放电在紫外波段的成像特性，采用基于现场可编程门阵列(FPGA)为核心的处理平台,设计了可对紫外光和可见光两路信号进行采集、配准和融合处理的实时检测系统。通过优化设计硬件结构、快速图像配准算法及基于MicroBlaze 软核的控制模块，提出了一种基于FPGA 的快速图像配准的实现方法，实现了对不同焦距下可见光图像数据与紫外图像数据的实时融合处理。结果表明，该方法能够有效提高图像融合处理的速度和系统运行效率,满足对紫外信号进行检测和定位的要求。该方法已经运

  3. 所属分类：其它

  1. 全并行FIR滤波器的FPGA实现与优化

  2. FIR数字滤波器的实现方法很多，而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法，并以8输入15阶FIR滤波器为示例，在直接型FIR的基础上改进得到全并行FIR结构，采用Verilog硬件描述语言完成设计，仿真结果与MATLAB软件测试结果一致。在此基础上，提出两种改进措施，并进行综合、布局布线，对比所占资源，结果分布式FIR为硬件实现的最佳选择。

  3. 所属分类：其它

  1. 一种基于FPGA的Viterbi译码器优化算法

  2. 1 引 言 　　由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的似然译码算法，是卷积码的译码方式，具有效率高、速度快等优点。从工程应用角度看，对Viterbi译码器的性能*价指标主要有译码速度、处理时延和资源占用等。本文通过对Viterbi译码算法及卷积码编码网格图特点的分析，提出一种在FPGA设计中，采用全并行结构、判决信息比特与路径信息向量同步存储以及路径度量量

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：206kb
    • 提供者：weixin_38526823
« 12 3 »