注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA课程设计报告--八位频率计

  2. 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短

  3. 所属分类：硬件开发

    • 发布日期：2009-12-09
    • 文件大小：272kb
    • 提供者：yueh5

  1. 邵舒渊等编SOPC系统设计入门教程

  2. 邵舒渊等编SOPC系统设计入门教程 Nios II 的boot过程要经历两个过程。 1. FPGA器件本身的配置过程。FPGA器件在外部配置控制器或自身携带的配置控制器的控制下 配置FPGA的内部逻辑。 如果内部逻辑中使用了Nios II， 则配置完成的FPGA中包含有 Nios II软核CPU。 2. Nios II本身的引导过程。一旦FPGA配置成功后，Nios II 就被逻辑中的复位电路复位，从re set地址开始执行代码。Nios II 的reset地址可以在SOPC builder的

  3. 所属分类：iOS

    • 发布日期：2009-12-27
    • 文件大小：233kb
    • 提供者：yuch1981

  1. 超高概率硬件工程师笔试题

  2. 硬件笔试题 模拟电路 1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。 2、描述反馈电路的概念，列举他们的应用。 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出

  3. 所属分类：专业指导

    • 发布日期：2012-03-27
    • 文件大小：100kb
    • 提供者：huangshuisheng

  1. 高级FPGA设计 结构、实现和优化

  2. 本书主要讲解了fpga设计、方法和实现。这本书略去了不太必要的理论、推测未来的技术、过时工艺的细节，用简明、扼要的方式描述fpga中的关键技术。主要内容包括：设计速度高、体积小、功耗低的体系结构方法，时钟区域，实现数学函数，浮点单元，复位电路，仿真，综合优化，布图，静态时序分析等。. 　　本书把多年推广到诸多公司和工程师团队的经验以及由白皮书和应用要点汇集的许多知识进行浓缩，可以帮助读者成为高级的fpga设计者。.. 　　本书以fpga设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供

  3. 所属分类：硬件开发

    • 发布日期：2013-05-21
    • 文件大小：39mb
    • 提供者：letreetreele

  1. FPGA整洁代码之道3-信号命名和定义应该明确.pdf

  2. FPGA A 整洁代码之 道 3- 信号命名和定义应该 明确 在设计中，我们不断的给目录、源代码、文件、函数、变量、参数、类、封包进 行命名与定义。当一件工作需要进行的次数非常之多，足以证明它是不可或缺的 基本工作。我们一定要知道一点，基础工作是整个项目的基石。忽视抑或是轻视 基础工作是一件非常错误的工作理念。我们需要用最严谨认真的态度去对待，同 时作为回报，它将令你的作品显得专业而优雅。33 flag2<=1b1; 34 end else if(end cntbegin 36 flag2

  3. 所属分类：专业指导

    • 发布日期：2019-08-24
    • 文件大小：124kb
    • 提供者：drjiachen

  1. FPGA入门教程.pdf

  2. 1、数字电路设计入门 2、FPGA简介 3、FPGA开发流程 4、RTL设计 5、Quartus II 设计实例 6、ModelSim和Testbench112时序逻辑电路 时序逻辑电路由时钟的上升沿或下降沿驱动工作,其实真正被时钟沿驱动的是电路中的 触发器( Register),也称为寄存器。触发器的工作原理和参数如下图 Register的原理和参数 T DQ Clk Clk old tsu:建立时间,在时钟有效沿到来之前触发器数据输入应保持稳定的时间,如果建立时 间不够,数据将不能在这个时钟

  3. 所属分类：硬件开发

    • 发布日期：2019-07-28
    • 文件大小：6mb
    • 提供者：smart_devil

  1. 对于选择同步化的异步复位的方案

  2. 随着FPGA设计越来越复杂，芯片内部的时钟域也越来越多，使全局复位已不能够适应FPGA设计的需求，更多的设计趋向于使用局部的复位。本节将会从FPGA内部复位“树”的结构来分析复位的结构。 我们的复位线将会是一个和时钟一样多扇出的网络，如此多的扇出，时钟信号是采用全局时钟网络的，那么复位如何处理?有人提出用全局时钟网络来传递复位信号，但是在FPGA设计中，这种方法还是有其弊端。一是无法解决复位结束可能造成的时序问题，因为全局网络的延时较大，并且不可以直接连到寄存器的复位端。仍然需要局部走线，这对

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：173kb
    • 提供者：weixin_38524871

  1. FPGA设计中的复位设计

  2. 几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：61kb
    • 提供者：weixin_38693192

  1. Modelsim时序仿真中遇到的三个问题

  2. 由于HDL设计中没有采用复位信号，系统的初始化完全依靠FPGA器件上电后各个寄存器的缺省状态，虽然在QuartusII下进行基于波形激励的时序仿真没有问题，但是针对HDL源代码 的功能仿真无法进行。无奈之下只好尝试对布局布线后的网表进行仿真，网表的功能仿真做对了，在尝试时序仿真时却遇到了几个问题。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：71kb
    • 提供者：weixin_38626928

  1. FPGA复位的可靠性设计方法

  2. 对FPGA设计中常用的复位设计方法进行了分类、分析和比较。针对FPGA在复位过程中存在不可靠复位的现象，提出了提高复位设计可靠性的4种方法，包括清除复位信号上的毛刺、异步复位同步释放、采用专用全局异步复位/置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：138kb
    • 提供者：weixin_38613681

  1. RFID技术中的FPGA和CPLD内部自复位电路设计方案

  2. 本文描述了复位的定义，分类及不同复位设计的影响，并讨论了针对FPGA和CPLD的内部自复位方案。 　　1、定义 　　复位信号是一个脉冲信号，它会使设计的电路进入设定的初始化状态，一般它作用于寄存器，使寄存器初始化为设定值；其脉冲有效时间长度必须大于信号到达寄存器的最大时延，这样才有可能保证复位的可靠性。 　　下面将讨论FPGA/CPLD的复位电路设计。 　　2、分类及不同复位设计的影响 　　根据电路设计，复位可分为异步复位和同步复位。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：143kb
    • 提供者：weixin_38683848

  1. 电源技术中的分析多电源电路的可靠性设计

  2. 随着科学技术的发展，通信系统变得越来越发达，使得通信系统的电路中，大多存在两种以上的电源，实际工程应用中还常有蓄电池提供后备供电的情况，对于这些电路，在电压变化的过程中，可能会引发电路无效复位或上电失败的故障。对此，本文提出了一种实用的解决方案。 　　图1: FPGA的上电加载机制。 　　目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：132kb
    • 提供者：weixin_38624557

  1. DSP中的探究基于TMS320F2812的最小系统设计

  2. 我们在教学实践中成功地研制出一个电子测量与信号系统综合实验平台。该平台采用通用化、标准化与可互换的设计思想，融入了先进的电子线路仿真设计方法、FPGA、单片机技术、DSP 技术和总线技术。平台分为EDA 实验系统、单片机实验系统及DSP 实验系统等多个子系统，可广泛用于EDA 、单片机、DSP、电子测量与信号系统的课程教学、综合实验教学、毕业设计及电子大赛等。本文讨论了综合实验平台的一个子系统—DSP 实验系统的设计。采用TMS320 F2812作为主控芯片设计一个DSP 最小应用系统。 　　

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：229kb
    • 提供者：weixin_38632046

  1. DSP中的浅谈大容量无线传输技术中高性能DSP启动方法

  2. 1 引言 　　德州仪器 （Texas Instruments），简称TI，是全球领先的半导体公司，为现实世界的信号处理提供创新的数字信号处理（DSP）及模拟器件技术。除半导体业务外，还提供包括传感与控制、教育产品和数字光源处理解决方案。TI总部位于美国得克萨斯州的达拉斯，并在25多个国家设有制造、设计或销售机构。 　　在极低谱密度，高频谱利用率的大容量无线传输技术中，高速实时信号处理成为技术的 关键。目前市场上，能满足对高速实时信号处理的需要有具有良好的可编程性的器件主要有 DSP 和FPGA。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：130kb
    • 提供者：weixin_38643141

  1. 一种基于Spartan3E的DDS优化设计

  2. 在高可靠应用领域，如果设计得当，将不会存在类似于MCU的复位不可靠和PC可能跑飞等问题。CPLD/FPGA的高可靠性还表现在，几乎可将整个系统下载于同一芯片中，实现所谓片上系统，从而大大缩小了体积，易于管理和屏蔽。所以，本文将在对DDS的基本原理进行深入理解的基础上，采用多级流水线控制技术对DDS的VHDL语言实现进行优化，同时考虑到系统设计中的异步接口的同步化设计问题，把该设计适配到Xilinx公司的最新90nm工艺的Spartan3E系列的FPGA中。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：160kb
    • 提供者：weixin_38637884

  1. 嵌入式系统/ARM技术中的基于FPGA的音乐硬件演奏电路设计与实现（一）

  2. 摘要：该文在EDA 开发平台上，利用VHDL 语言设计数控分频器电路，采用可编程逻辑器件CPLD/FPGA,经过整体分析、模块化分析、整体与模块的仿真分析三个步骤，以乐曲《梁祝》为例，使硬件实现了整体复位、按键选择演奏方式、循环演奏以及数码管显示乐谱的功能。系统能自动从头开始循环播放，也可随时起停、、按键选择播放、循环播放播放中切换歌曲以及发光二极管动态显示播放的音符。经过实际电路测试验证，达到了设计要求。 　　1 系统的设计要求 　　应用VHDL硬件描述语言，设计一个乐曲硬件演奏电路，它能

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：173kb
    • 提供者：weixin_38531210

  1. FPGA设计中的亚稳态及其缓解措施

  2. 亚稳态是异步数字电路设计中的固有现象。针对FPGA产品研制中的亚稳态问题，分析了其产生的原因，阐述了亚稳态对系统可靠性的影响和评估方法，并针对单比特异步传输、多比特异步传输和复位三种情况下的亚稳态提出缓解措施。该措施可以在工程实践中参考使用。

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：310kb
    • 提供者：weixin_38708223

  1. 复位对FPGA亚稳态和资源利用率的影响

  2. 在FPGA设计中，复位信号扮演着重要的角色，设计人员通常都使用一个外部输入的全局复位信号在上电初期对系统进行初始化[1-2]。通常，FPGA中的全局复位信号一般由3种途径获得[3]：(1)用一个复位按钮产生一个复位信号接到FPGA的全局复位管脚上,它的速度非常慢，而且存在抖动的问题;(2)上电时由电源芯片产生,如TI公司TPS76x系列的电源系统一般都可以产生复位信号，供主芯片上电复位使用；(3)由微处理器产生复位脉冲，这个是设计人员可以方便使用程序控制的。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：566kb
    • 提供者：weixin_38692043

  1. 电源技术中的高可靠性的可编程电源管理解决方案

  2. 系统工程师正受到降低成本和提高电路板可靠性的压力。一个经常被忽视的应对措施是减少为FPGA、 微处理器和数字信号处理器进行电源监控而使用的元件数量。新颖的高集成度可编程电源电路将复位生成电路、看门狗定时器(WDT)和电压.集成电路集成在单个器件之中。这种一体化方案有助于降低系统成本，解决设计人员所关心的可靠性问题。本文讨论将可编程逻辑、ADC和DAC集成在一起的创新解决方案，该方案使电源管理功能具有更高的精确性，同时还可降低成本。 　　电源管理的挑战 　　一个典型的CPU电源电路如图1所示。

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：160kb
    • 提供者：weixin_38682254

  1. EDA/PLD中的全局复位及局部复位设计

  2. 随着FPGA设计越来越复杂，芯片内部的时钟域也越来越多，使全局复位已不能够适应FPGA设计的需求，更多的设计趋向于使用局部的复位。本节将会从FPGA内部复位“树”的结构来分析复位的结构。 　　我们的复位线将会是一个和时钟一样多扇出的网络，如此多的扇出，时钟信号是采用全局时钟网络的，那么复位如何处理？有人提出用全局时钟网络来传递复位信号，但是在FPGA设计中，这种方法还是有其弊端。一是无法解决复位结束可能造成的时序问题，因为全局网络的延时较大，并且不可以直接连到寄存器的复位端。仍然需要局部走线，

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：178kb
    • 提供者：weixin_38524139
« 12 3 4 »