注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计和调试向导

  2. FPGA设计和调试,教你如何使用示波器.联调方便!

  3. 所属分类：硬件开发

    • 发布日期：2009-09-29
    • 文件大小：2mb
    • 提供者：gushishu123

  1. fpga 设计和调试

  2. 课件的形式，介绍了一些经验，可以参考，也可以学到些东西

  3. 所属分类：硬件开发

    • 发布日期：2010-01-23
    • 文件大小：2mb
    • 提供者：lideli5

  1. FPGA设计与调试工具

  2. 这是一个宣传资料，里面介绍了一些比较前卫的调试工具及调试方法，对调试和设计开发fpga的很有用

  3. 所属分类：硬件开发

    • 发布日期：2011-04-10
    • 文件大小：3mb
    • 提供者：delili

  1. FPGA设计和调试

  2. FPGA设计和调试，简要说明文档，仅适合初学者借鉴，高手不用看

  3. 所属分类：硬件开发

    • 发布日期：2011-10-22
    • 文件大小：3mb
    • 提供者：truehumeb

  1. Advanced_FPGA_Design

  2. 非常经典的FPGA设计指导书. 里面详细讨论了时钟网络,复位树,状态机等的分析和设计. 本书注重从实战的角度,重点分析代码的稳健性和可靠性,是FPGA从业人员的良好指导手册. 从书的内容看,就知道作者不是那种坐在办公室里写书的那类,而是具有丰富的FPGA设计和调试经验.

  3. 所属分类：电信

    • 发布日期：2012-03-10
    • 文件大小：7mb
    • 提供者：gracefulhe

  1. FPGA设计和调试(泰克科技)

  2. FPGA概述 FPGA调试介绍 – 调试挑战 – 设计流程概述 FPGA调试方法概述 – 嵌入式逻辑分析仪 – 外部测试设备 使用FPGAView改善外部测试设备方法 FPGA中高速IO的信号完整性测试和分析

  3. 所属分类：硬件开发

    • 发布日期：2009-03-25
    • 文件大小：3mb
    • 提供者：wudidashao

  1. FPGA 高速接口的设计和调试含代码，文档.rar

  2. FPGA 高速接口的设计和调试含代码，文档

  3. 所属分类：专业指导

    • 发布日期：2019-09-06
    • 文件大小：2mb
    • 提供者：drjiachen

  1. MATLAB在FPGA设计中的应用.pdf

  2. 本文主要介绍MATLAB与FPGA之间的联合调试，使用MATLAB对FPGA中的数据进行研究和分析。

  3. 所属分类：嵌入式

    • 发布日期：2020-05-25
    • 文件大小：201kb
    • 提供者：jk_101

  1. 使用NI Multisim和LabVIEW来设计和仿真

  2. 在本文中，将学习到如何使用机电一体化，电力电子和传感器反馈模块(Multisim中的新特性)来创建一个闭环控制系统。同时还简要介绍了如何创建并调试LabVIEW FPGA IP核。

  3. 所属分类：其它

    • 发布日期：2020-07-27
    • 文件大小：94kb
    • 提供者：weixin_38681082

  1. 用智能的调试与综合技术隔离FPGA设计中的错误

  2. 如果您的FPGA设计无法综合或者没能按预期在开发板上正常工作，原因往往不明，要想在数以千计的RTL和约束源文件中找出故障根源相当困难，而且很多这些文件还可能是其他设计人员编写的。考虑到FPGA设计迭代和运行时间的延长，设计人员应该在设计流程的早期阶段就找出可能存在的诸多错误，并想方设法重点对设计在开发板上进行验证。

  3. 所属分类：其它

    • 发布日期：2020-08-28
    • 文件大小：442kb
    • 提供者：weixin_38752628

  1. JESD204B Subclass1模式时钟设计与调试

  2. JESD204B协议是用于数据转换器与FPGA/ASIC之间数据传输的高速串行协议，Subclass1模式是该协议完成确定性延时功能的重要模式。对JESD204B协议Subclass1模式的工作原理和时钟设计要求进行分析，并总结出Subclass1模式时钟调试方法。利用Xilinx Virtex-7系列FPGA搭建JESD204B自收发链路对该方法进行验证。结果表明，该时钟调试方法能够满足Subclass1模式的时钟设计要求，保证数据的稳定收发。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：740kb
    • 提供者：weixin_38653687

  1. 基于FPGA的任意波形发生器设计和实现

  2. 波形发生器是一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路工作是否正常。用一般的信号发生器，不但笨重，而且只发一些简单的波形，不能满足需要。例如用户要调试串口通信程序时，就要在计算机上写好一段程序，再用线连接计算机和用户实验板，如果不正常，不知道是通讯线有问题还是程序有问题。用E2000/L的波形发生器功能，就可以定义串口数据。通过逻辑探勾输出，调试起来简单快捷。任意波形发生器是目前电子测量仪器中发展最为快速的产品之一。它既可输出标准函数信号，也可以产生由用户定义的非标准函数

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：297kb
    • 提供者：weixin_38597300

  1. 逻辑分析内核在FPGA电路内调试的应用

  2. 随着FPGA的设计速度、尺寸和复杂度明显增长，使得整个设计流程中的验证和调试成为当前FPGA系统的关键部分。获得FPGA内部信号有限、FPGA封装和印刷电路板（PCB）电气噪声，这一切使得设计调试和检验变成设计周期中最困难的流程。另一方面，几乎当前所有的像CPU、DSP、ASIC等高速芯片的总线，除了提供高速并行总线接口外，正迅速的向高速串行接口的方向发展，FPGA也不例外，每一条物理链路的速度从600Mbps到高达10Gbps,高速IO的测试和验证更成为传统专注于FPGA内部逻辑设计的设计人员

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：142kb
    • 提供者：weixin_38603704

  1. 基于FPGA的数字磁通门传感器系统设计和实现

  2. 针对传统磁通门信号处理电路中模拟元件的缺点，设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构，由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D／A、A／D芯片取代，有利于系统温度稳定性的提到。FPGA内的数字逻辑实现了磁通门信号解算、激励正弦信号发生、D／A、A／D输入／输出串并转换的功能，首先用硬件描述语言(HDL)设计并仿真，然后下载、配置到FPGA中，调试完成后进行实验，通过实时处理双铁芯磁通门传感器探头输出信号对系统进行测试。实验结果证实了

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：180kb
    • 提供者：weixin_38601499

  1. 基于FPGA的数字磁通门传感器系统设计和实现[图]

  2. 针对传统磁通门信号处理电路中模拟元件的缺点，设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构，由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D/A、A/D芯片取代，有利于系统温度稳定性的提到。FPGA内的数字逻辑实现了磁通门信号解算、激励正弦信号发生、D/A、A/D输入/输出串并转换的功能，首先用硬件描述语言(HDL)设计并仿真，然后下载、配置到FPGA中，调试完成后进行实验，通过实时处理双铁芯磁通门传感器探头输出信号对系统进行测试。实验结果证实了

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：188kb
    • 提供者：weixin_38632916

  1. 基于SignalTap II的数据采集系统设计与调试

  2. 随着芯片集成度的提高及封装技术的发展，系统设计与调试变得越来越困难，基于Quartus II软件自带的第二代系统级调试工具SignalTap II，采用EP4CE15F17C8的FPGA开发板为实验平台，以AD9280为核心进行数据采集系统的设计和调试。结果表明，采用SignalTap II可以有效地提高系统设计效率，增强对系统内部数据变化的监测，为复杂的数字系统设计调试提供了一种高效、便捷的方法。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：294kb
    • 提供者：weixin_38565801

  1. EDA/PLD中的基于FPGA 的运动控制卡的设计和实现

  2. 摘  要：基于FPGA 的运动控制卡采用脉冲加方向的闭环控制方式，具有结构简单，集成度高、实时性好等优点。从硬件的构成、设计和算法实现等方面入手，阐述了运动控制卡的设计和开发。用硬件描述语言VHDL （very high speed integrated circuitHDL）和原理图结合的方式对FPGA 编程实现系统的主要硬件逻辑和算法，从而提高了系统的灵活性和移植性。在硬件算法上，采用乒乓操作处理高速的分频倍数数据流，提高了系统的实时性和控制精度；并且提出了一种基于加二计数器的分频算法，实现

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：220kb
    • 提供者：weixin_38607479

  1. EDA/PLD中的加速FPGA系统实时调试技术

  2. 摘要：随着FPGA的设计速度、尺寸和复杂度明显增长，在整个设计流程中的实时验证和调试部分成为当前FPGA系统的关键部分。获得FPGA内部信号有限、FPGA封装和印刷电路板(PCB)电气噪声，这一切使得设计调试和检验变成设计周期中最困难的流程。本文重点介绍在调试FPGA系统时遇到的问题及有助于提高调试效率的技术，通过逻辑分析仪配合FPGA View软件快速有效的观测FPGA内部节点信号。最后提供了FPGA具体的调试过程和方法。 　　引言　　随着FPGA的设计速度、尺寸和复杂度明显增长，使得整个

  3. 所属分类：其它

    • 发布日期：2020-12-06
    • 文件大小：376kb
    • 提供者：weixin_38748580

  1. 加速FPGA系统实时调试技术

  2. 摘要：随着FPGA的设计速度、尺寸和复杂度明显增长，在整个设计流程中的实时验证和调试部分成为当前FPGA系统的关键部分。获得FPGA内部信号有限、FPGA封装和印刷电路板(PCB)电气噪声，这一切使得设计调试和检验变成设计周期中困难的流程。本文重点介绍在调试FPGA系统时遇到的问题及有助于提高调试效率的技术，通过逻辑分析仪配合FPGA View软件快速有效的观测FPGA内部节点信号。提供了FPGA具体的调试过程和方法。 　　引言　　随着FPGA的设计速度、尺寸和复杂度明显增长，使得整个设计流

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：427kb
    • 提供者：weixin_38693311

  1. 基于FPGA 的运动控制卡的设计和实现

  2. 摘  要：基于FPGA 的运动控制卡采用脉冲加方向的闭环控制方式，具有结构简单，集成度高、实时性好等优点。从硬件的构成、设计和算法实现等方面入手，阐述了运动控制卡的设计和开发。用硬件描述语言VHDL （very high speed integrated circuitHDL）和原理图结合的方式对FPGA 编程实现系统的主要硬件逻辑和算法，从而提高了系统的灵活性和移植性。在硬件算法上，采用乒乓操作处理高速的分频倍数数据流，提高了系统的实时性和控制精度；并且提出了一种基于加二计数器的分频算法，实现

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：288kb
    • 提供者：weixin_38616139
« 12 3 4 5 6 7 8 9 10 ... 25 »