注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 8051的软核，可以用于FPGA上

  2. This is version 1.1. of the MC8051 IP core. 这是1个8051的软核，可以用FPGA来验证

  3. 所属分类：硬件开发

    • 发布日期：2009-11-14
    • 文件大小：955kb
    • 提供者：sunjun0000

  1. fpga软51核，用于FPGA开发中的控制部分比较好。

  2. FPGA的软51核，烧录之后可以直接当成51单片机来使用。在做一些有液晶屏什么的的题目中比较有用。

  3. 所属分类：硬件开发

    • 发布日期：2010-12-09
    • 文件大小：204kb
    • 提供者：lvgeng

  1. 基于FPGA的软核设计

  2. 这个是基于FPGA的软核开发的教程及例子，很实用

  3. 所属分类：嵌入式

    • 发布日期：2011-03-16
    • 文件大小：8mb
    • 提供者：wolfjing35

  1. 基于FPGA的电机控制

  2. 介绍了基于FPGA的电机软核开发实例，供大家学习交流用

  3. 所属分类：制造

    • 发布日期：2011-04-23
    • 文件大小：163kb
    • 提供者：LvQC201

  1. 基于Nios II软核处理器的信号发生器

  2. 本文 在 介 绍了DDS的工作原理后，设计了DDSI P核，通过在CycloneI IEP2C35 FPGA的芯片中植入嵌入式系统处理器Nios II作为核心控制电路，利用FPGA中的可编程逻辑资源和IP软核来构成该嵌入式系统处理器的接口功能模块，借助于Avalon总线，实现对外围高速DIA转换器、SDRAM, LCD显示器、键盘等硬件的控制。阐述了信号发生器的整体设计框架和各个模块的具体电路设计，并设计了相关软件。

  3. 所属分类：硬件开发

    • 发布日期：2008-05-02
    • 文件大小：2mb
    • 提供者：rxiaolu

  1. 容错软核处理器leon2

  2. LEON2/3是欧空局开发的一款有很强的容错能力的FPGA软核处理器

  3. 所属分类：硬件开发

    • 发布日期：2011-09-21
    • 文件大小：688kb
    • 提供者：nwpu2wpf

  1. Triple-Speed Ethernet(tse)FPGA软核MAC官方实例

  2. Triple-Speed Ethernet(tse)FPGA软核MAC官方实例 http://blog.csdn.net/xgbing/article/details/8557144

  3. 所属分类：硬件开发

    • 发布日期：2013-04-22
    • 文件大小：5mb
    • 提供者：xgbing

  1. 开源软核处理器OPENRISC的SOPC设计

  2. FPGA开源软核处理器SOPC设计

  3. 所属分类：硬件开发

    • 发布日期：2014-03-13
    • 文件大小：11mb
    • 提供者：chzhf922

  1. FPGA多Nios软核系统搭建

  2. 多Nios软核的SOPC系统搭建详细资料，FPGA高级开发

  3. 所属分类：硬件开发

    • 发布日期：2015-04-07
    • 文件大小：21mb
    • 提供者：cicinephew

  1. SPWM信号产生系统IP软核设计及验证

  2. 针对电力电子领域的需求，采用自然采样法设计了一个全数字三相SPWM信号产生系统IP软核．通过数字频率合成技术实现了对电源频率的辅确控制．使电源频率精度达到16位．其中。通过调节控制参数．分别实现了电源频率与载波频率的7级、8级控制．最后。搭建了基于FPGA的测试系统．验证了系统功能的正确性．

  3. 所属分类：硬件开发

    • 发布日期：2009-02-11
    • 文件大小：254kb
    • 提供者：tonyshuang

  1. 用NiosII软核配置FPGA的C语言源程序

  2. 用NiosII软核配置FPGA的C语言源程序，可直接应用。

  3. 所属分类：C

    • 发布日期：2009-03-27
    • 文件大小：1kb
    • 提供者：lzj_myth

  1. ARM contex M1 FPGA软核 for xilinx

  2. ARM DesignStart 项目的免费IP，contex M1 FPGA 软核 for xilinx。 要感谢我就多送我几分吧。

  3. 所属分类：硬件开发

    • 发布日期：2019-01-28
    • 文件大小：6mb
    • 提供者：jz_ddk

  1. ARM contex M3 FPGA软核 for xilinx

  2. ARM DesignStart 项目的免费IP，contex M3 FPGA 软核 for xilinx。

  3. 所属分类：硬件开发

    • 发布日期：2019-01-28
    • 文件大小：7mb
    • 提供者：jz_ddk

  1. 基于NiosII软核处理器和USB2.0的医学图像压缩和传输.pdf

  2. 目的: 为了进一步探讨医学图像的压缩与高速传输的问题, 本文在NIOSⅡ软核处理器下进行医学图像压缩与传输 的软硬件协同设计的研究。方法: 采用Altera公司开发的基于SOPC技术的NIOSⅡ嵌入式处理器, 完成一个医学图像压 缩以及高速传输系统。整个系统硬件部分主要包括大容量FPGA芯片、Cypress公司的EZ-USBFX2Cy7C68013芯片以 及外围存储器。采用适合FPGA实现的行列分解的方法, 将复杂度高、消耗时间多的2D-DCT部分实做成IP核形式即硬 件实现, 并根据硬件电路实

  3. 所属分类：医疗

    • 发布日期：2020-06-29
    • 文件大小：455kb
    • 提供者：phytle0

  1. 基于FPGA软核的参数可变的压力测试系统设计

  2. 本文根据不同环境下的冲击波压力测试需求，设计了可配置的FPGA软核，在硬件电路的基础上，通过移植可配置的软核，在较短的开发周期内，设计出测试参数可变的测试系统。解决了传统测试系统的开发周期长、成本高、电路可复用性差等问题。对测试系统进行了实验验证后，应用到静爆测试中，有效获得了压力数据。结果表明，系统具有很高的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-07-31
    • 文件大小：84kb
    • 提供者：weixin_38557768

  1. 基于Microblaze软核的嵌入式系统设计

  2. 结合实际项目的开发经验，详细讲解了基于Xilinx Microblaze软核开发的整个流程，包括硬件平台搭建、软件平台开发、嵌入式操作系统的加载以及用非易失性存储设备对FPGA进行上电配置等内容。利用FPGA软核进行嵌入式系统开发，将得到越来越多的关注和应用。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：298kb
    • 提供者：weixin_38686677

  1. 基于FPGA软核的高速数据采集系统设计

  2. 为解决不同性能指标数据采集系统开发时间较长的问题，提出了一种将FPGA软核技术应用于高速数据采集系统设计的方法。系统以Xilinx公司的FPGA为例设计软核，使用VHDL语言对软核进行模块化设计。介绍了数据采集系统的硬件电路、USB固件程序、USB驱动程序以及LabVIEW上位机的设计。该数据采集系统结构可移植性强，有利于缩短同类型系统设计研发周期。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：348kb
    • 提供者：weixin_38662213

  1. EDA/PLD中的Freescale将为SOPC Builder工具推出32位V1 ColdFire软核

  2. 帮助系统级设计人员在FPGA软核处理器上有更多的选择，Altera公司宣布，Freescale将为SOPC Builder工具推出32位V1 ColdFire软核。为迅速方便的使用Altera Cyclone III FPGA建立系统级设计，设计人员现在使用SOPC Builder工具时，可以选择Freescale、ARM或者Altera软核处理器以及50多种其他的知识产权(IP)模块。 　　SOPC Builder是独特的Altera Quartus II设计软件工具，避免了在FPGA

  3. 所属分类：其它

    • 发布日期：2020-11-21
    • 文件大小：41kb
    • 提供者：weixin_38586186

  1. Reduceron：具有改变游戏规则性能的FPGA Haskell机器。 Reduceron是Matthew Naylor，Colin Runciman和Jason Reich的高性能FPGA软核，用于运行惰性功能程序，包括硬件垃圾回收。

  2. Reduceron：具有改变游戏规则性能的FPGA Haskell机器。 Reduceron是Matthew Naylor，Colin Runciman和Jason Reich的高性能FPGA软核，用于运行惰性功能程序，包括硬件垃圾回收。 Reduceron已在各种FPGA上实现，时钟频率在60至150 MHz之间，具体取决于FPGA。 高度的并行性使Reduceron可以非常有效地实现图形评估。 该分叉旨在继续开发此应用程序，以用于实际应用。 欢迎评论，问题等

  3. 所属分类：其它

  1. Freescale将为SOPC Builder工具推出32位V1 ColdFire软核

  2. 帮助系统级设计人员在FPGA软核处理器上有更多的选择，Altera公司宣布，Freescale将为SOPC Builder工具推出32位V1 ColdFire软核。为迅速方便的使用Altera Cyclone III FPGA建立系统级设计，设计人员现在使用SOPC Builder工具时，可以选择Freescale、ARM或者Altera软核处理器以及50多种其他的知识产权(IP)模块。 　　SOPC Builder是独特的Altera Quartus II设计软件工具，避免了在FPGA

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：40kb
    • 提供者：weixin_38500047
« 12 3 4 5 6 7 8 9 10 ... 26 »