注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 直流电机PWM控制的FPGA实现

  2. 文章详细地介绍了直流电机的类型、结构、工作原理、PWM调速原理以及FPGA集成芯片。并对直流电机PWM调速系统方案的组成、硬件电路设计、程序设计及系统仿真分别进行了详细的叙述。拟开发的直流电机PWM调速装置具有调速范围宽、低功耗、可实现在线调试等特点。本系统是以FPGA为其控制核心，输入电路以键盘作为输入方式向FPGA控制系统发出控制命令，以有源晶振构成的时钟电路发出信号。控制系统接收命令后直接向H型桥式驱动电路发出PWM控制信号。输出电路主要实现正反转、起停控制、速度在线可调功能。本设计已通

  3. 所属分类：硬件开发

  1. FPGA中时钟和时序问题介绍

  2. 时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。

  3. 所属分类：硬件开发

    • 发布日期：2009-07-20
    • 文件大小：261kb
    • 提供者：kangbao_88

  1. FPGA有价值的27个实例

  2. 包括 LED控制VHDL程序与仿真 2004.8修改.doc； LED控制VHDL程序与仿真； LCD控制VHDL程序与仿真 2004.8修改； LCD控制VHDL程序与仿真； ADC0809 VHDL控制程序； TLC5510 VHDL控制程序； DAC0832 接口电路程序； TLC7524接口电路程序； URAT VHDL程序与仿真； ASK调制与解调VHDL程序及仿真； FSK调制与解调VHDL程序及仿真； PSK调制与解调VHDL程序及仿真； MASK调制VHDL程序及仿真； MFS

  3. 所属分类：嵌入式

    • 发布日期：2009-11-15
    • 文件大小：1mb
    • 提供者：hb830513821001

  1. 基于FPGA的数字时钟设计

  2. 内含时序仿真图及程序注释 设计产品功能 1、完成秒／分／时的依次显示并正确计数； 2、秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位；

  3. 所属分类：硬件开发

    • 发布日期：2009-12-15
    • 文件大小：160kb
    • 提供者：suisuinian2009

  1. 基于FPGA的SOPC嵌入式系统设计与典型实例光盘实例2 DMA_UART-SDRAM

  2. 内容简介《基于FPGA的SOPC嵌入式系统设计与典型实例》全书通过核心技术与典型实例的形式，全面系统、深入浅出地介绍了基于FPGA的嵌入式SOPC系统设计技术与应用实例。全书共分14章，第1～3章简要介绍了FPGA硬件结构知识、VerilogHDL编程基础、FPGA常用开发工具，引导读者入门；第4～7章重点对嵌入式SOPC系统设计技术进行了细致阐述，内容包括：SOPC硬件系统开发、SOPC软件系统开发、Avalon总线规范、NiosII外围设备及其编程；第8～14章通过7个典型实例，对基于FP

  3. 所属分类：硬件开发

    • 发布日期：2010-03-11
    • 文件大小：10mb
    • 提供者：ayi711

  1. 基于FPGA的数字时钟设计

  2. EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数模块、处理器及外设模块，并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真，运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中

  3. 所属分类：C

    • 发布日期：2010-06-16
    • 文件大小：1mb
    • 提供者：mavellous1986

  1. FPGA的数字时钟设计（VHDL语言编写）

  2. 时钟功能：完成分／时的正确计数并显示，由于数码管数目的限制，用发光二极管提示秒； 闹钟定时：可设置一组闹钟，并可在需要时将其关闭，利用二极管的发光代替扬声器的发声； 时钟校时：可以分别对分／时钟进行调整； 整点响铃：整点前十秒起发出提示音，利用二极管的发光代替扬声器的发声。

  3. 所属分类：专业指导

    • 发布日期：2012-06-17
    • 文件大小：19kb
    • 提供者：huang267625

  1. FPGA时钟设计

  2. 在FPGA设计中，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD／FPGA时通常采用如下四种类型时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统包括上述四种时钟类型的任意组合。

  3. 所属分类：硬件开发

    • 发布日期：2012-09-16
    • 文件大小：115kb
    • 提供者：xlxnhhh

  1. FPGA 全局时钟与第二全局时钟

  2. “全局时钟和第二全局时钟资源”是FPGA同步设计的一个重要概念。合理利用该资源可以改善设计的综合和实现效果；如果使用不当，不但会影响设计的工作频率和稳定性等，甚至会导致设计的综合、实现过程出错。本文总结了Xilinx FPGA全局时钟和第二全局时钟资源的使用方法，并强调了应用中的注意事项。

  3. 所属分类：其它

    • 发布日期：2018-04-30
    • 文件大小：132kb
    • 提供者：mine_land

  1. FPGA电子钟.rar

  2. 这是一个FPGA数字时钟程序，包含LCD和按键，开关等等资源，并且附有设计报告。 使用举例如下： L13 置高电平，系统清零； L13 置低电平，系统开始计时； 经过一小时一分钟三十秒后，LCD 显示：01：01：30; 此时如果 N17 小时调整置高电平，按下 V4 加一键， LCD 显示：02：01：30； 按下 K17 减一键，LCD 显示：00：01：30。 此时如果 H18 分钟调整置高电平，按下 V4 加一键， LCD 显示：01：02：30； 按下 K17 减一键，LCD 显示：0

  3. 所属分类：硬件开发

  1. FPGA异步时钟设计中的同步策略

  2. 本文主要把FPGA异步时钟设计中产生的问题，原因以及解决问题所采用的同步策略做了详细的分析。其中双锁存器法比较适用于只有少数信号跨时钟域；结绳法比较适用快时钟域向慢时钟过渡的情况。所以，在实际的应用中，应根据自身设计的特点选择适当的同步策略。

  3. 所属分类：其它

    • 发布日期：2020-08-07
    • 文件大小：188kb
    • 提供者：weixin_38621427

  1. 基于FPGA的高频时钟的分频和分配设计

  2. 摘要：介绍了为PET（正电子发射断层扫描仪）的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。该电路利用FPGA芯片来实现对高频时钟的分频与分配，并用LVDS传输标准对生成的多路时钟信号进行传输，从而最大程度地减少了输出各路时钟之间的延时偏差，同时利用低压差分信号的传输特性增强了信号的抗干扰能力。文章给出了采用VHDL语言编写的时钟电路程序代码。 关键词：FPGA；高频时钟；VHDL１ 引言随着应用系统向高速度、低功耗和低电压方向的发展，对电路设计的要求越来越高传统集成电路设

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：80kb
    • 提供者：weixin_38551059

  1. EDA/PLD中的基于FPGA的可编程定时器/计数器8253的设计与实现

  2. 摘 要：本文介绍了可编程定时器/计数器8253的基本功能，以及一种用VHDL语言设计可编程定时器/计数器8253的方法，详述了其原理和设计思想，并利用Altera公司的FPGA器件ACEX 1K予以实现。关键词：FPGA；IP；VHDL 引言在工程上及控制系统中，常常要求有一些实时时钟，以实现定时或延时控制，如定时中断，定时检测，定时扫描等，还要求有计数器能对外部事件计数。要实现定时或延时控制，有三种主要方法：软件定时、不可编程的硬件定时、可编程的硬件定时器。其中可编程定时器电路的定时值及

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：88kb
    • 提供者：weixin_38499732

  1. EDA/PLD中的一种基于FPGA 的新型误码测试仪的设计与实现

  2. 摘 要：本文设计实现了一种用于测量基带传输信道的误码仪，阐述了主要模块的工作原理，提出了一种新的积分鉴相同步时钟提取的实现方法，此方法能够提高同步时钟的准确度，从而提高误码测量精度。 　　关键词：误码测试仪；FPGA ；鉴相器；数字锁相环 引言 　　误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA 的特点,采用全新的积分式鉴相结构，提出了一种新的误码测试方法，经多次测试验证，方案可行，设计的系统稳定。本文设计的误码仪由两部分组成：发信机和接收机。 1 发信机 　　发信机的主要功能

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：140kb
    • 提供者：weixin_38603259

  1. EDA/PLD中的基于FPGA的高精度相位测量仪的设计

  2. 摘    要：本文介绍了基于FPGA的自带移相信号源的相位测量仪的设计。在系统设计中研究了DDS信号源的FPGA实现方法。经过验证，系统结构简单，运行可靠。关键词：DDS；FPGA；VHDL；相位测量 引言    随着集成电路的发展，利用大规模集成电路来完成各种高速、高精度电子仪器的设计已经成为一种行之有效的方法。采用这种技术制成的电子仪器电路结构简单、性能可靠、测量精确且易于调试。本文采用Altera CycloneII系列FPGA器件EP2C5，设计了高精度相位测量仪。测量相位差所需的信号

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：141kb
    • 提供者：weixin_38591011

  1. EDA/PLD中的SDRAM通用控制器的FPGA模块化设计

  2. 摘要： 介绍了一种SDRAM通用控制器的FPGA模块化解决方案。关键词： SDRAM控制器；FPGA；VHDL；状态机；仲裁机制   引言   同步动态随机存储器(SDRAM)，在同一个CPU时钟周期内即可完成数据的访问和刷新，其数据传输速度远远大于传统的数据存储器(DRAM)，被广泛的应用于高速数据传输系统中。基于FPGA的SDRAM控制器，以其可靠性高、可移植性强、易于集成的特点，已逐渐取代了以往的专用控制器芯片而成为主流解决方案。然而，SDRAM复杂的控制逻辑和要求严格的时序，成为开发过程

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：117kb
    • 提供者：weixin_38630358

  1. FPGA——pll锁相环配置及调用（基础篇）

  2. IP（Intellectual Property）即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定 义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之，这里的 IP 即电 路功能模块。 IP 核在数字电路中常用于比较复杂的功能模块（如 FIFO、 RAM、 FIR 滤波 器、 SDRAM 控制器、 PCIE 接口等）设计成参数可修改的模块，让其他用户可以直接调用 这些模块。随着设计规模增大，复杂度提高，使用 IP 核可以提高开发效率，减少设计和调

  3. 所属分类：深度学习

  1. SDRAM通用控制器的FPGA模块化设计

  2. 摘要： 介绍了一种SDRAM通用控制器的FPGA模块化解决方案。关键词： SDRAM控制器；FPGA；VHDL；状态机；仲裁机制引言同步动态随机存储器(SDRAM)，在同一个CPU时钟周期内即可完成数据的访问和刷新，其数据传输速度远远大于传统的数据存储器(DRAM)，被广泛的应用于高速数据传输系统中。基于FPGA的SDRAM控制器，以其可靠性高、可移植性强、易于集成的特点，已逐渐取代了以往的专用控制器芯片而成为主流解决方案。然而，SDRAM复杂的控制逻辑和要求严格的时序，成为开发过程中困扰设计人

  3. 所属分类：其它

    • 发布日期：2021-02-03
    • 文件大小：131kb
    • 提供者：weixin_38611459

  1. SDRAM通用控制器的FPGA模块化设计

  2. 摘要： 介绍了一种SDRAM通用控制器的FPGA模块化解决方案。关键词： SDRAM控制器；FPGA；VHDL；状态机；仲裁机制   引言   同步动态随机存储器(SDRAM)，在同一个CPU时钟周期内即可完成数据的访问和刷新，其数据传输速度远远大于传统的数据存储器(DRAM)，被广泛的应用于高速数据传输系统中。基于FPGA的SDRAM控制器，以其可靠性高、可移植性强、易于集成的特点，已逐渐取代了以往的专用控制器芯片而成为主流解决方案。然而，SDRAM复杂的控制逻辑和要求严格的时序，成为开发过程

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：126kb
    • 提供者：weixin_38568031

  1. 一种基于FPGA 的新型误码测试仪的设计与实现

  2. 摘 要：本文设计实现了一种用于测量基带传输信道的误码仪，阐述了主要模块的工作原理，提出了一种新的积分鉴相同步时钟提取的实现方法，此方法能够提高同步时钟的准确度，从而提高误码测量精度。 　　关键词：误码测试仪；FPGA ；鉴相器；数字锁相环 引言 　　误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA 的特点,采用全新的积分式鉴相结构，提出了一种新的误码测试方法，经多次测试验证，方案可行，设计的系统稳定。本文设计的误码仪由两部分组成：发信机和接收机。 1 发信机 　　发信机的主要功能

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：151kb
    • 提供者：weixin_38593723
« 12 3 4 5 6 7 8 9 10 »