FT601 USB3.0的verilog驱动。搬运自opencores。 特征: FTDI FT601 USB FIFO 设备的接口。 AXI-4 总线主机，支持增量突发和多个未完成的事务（用于高性能）。 2 x 8KB FIFO（映射到 Xilinx FPGA 中的块母体）。 设计用于在 FPGA 中工作 = 100MHz（根据 FTDI FT60x 最大时钟速率）。 使用 FT60x 245 模式协议（32 位模式）。 支持 32 GPIO。 能够持续管道 AXI-4 突发读取 = 170M